KR890002763A - 벡터 데이타 처리연산에서의 페이지 누락 오류로부터의 회복을 위한 장치 및 방법 - Google Patents

벡터 데이타 처리연산에서의 페이지 누락 오류로부터의 회복을 위한 장치 및 방법 Download PDF

Info

Publication number
KR890002763A
KR890002763A KR1019880008154A KR880008154A KR890002763A KR 890002763 A KR890002763 A KR 890002763A KR 1019880008154 A KR1019880008154 A KR 1019880008154A KR 880008154 A KR880008154 A KR 880008154A KR 890002763 A KR890002763 A KR 890002763A
Authority
KR
South Korea
Prior art keywords
instruction
vector
page
error
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019880008154A
Other languages
English (en)
Inventor
엔. 커틀러 데이비드
에이. 오르비츠 데이비드
반다카 딜립
카르도자 웨인
티. 위텍 리차드
Original Assignee
디지탈 이퀴프먼트 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/069,372 external-priority patent/US5063497A/en
Application filed by 디지탈 이퀴프먼트 코포레이션 filed Critical 디지탈 이퀴프먼트 코포레이션
Publication of KR890002763A publication Critical patent/KR890002763A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053—Vector processors
    • G06F15/8061—Details on data memory access
    • G06F15/8069—Details on data memory access using a cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • G06F9/3865—Recovery, e.g. branch miss-prediction, exception handling using deferred exception handling, e.g. exception flags

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Complex Calculations (AREA)

Abstract

내용없음

Description

백터 데이타 처리연산에서의 페이지 누락 오류로부터의 회복을 위한 장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1A 및 제 1B도는 본 발명을 이용할 수 있는 데이타 처리시스템의 구현예를 나타내는 블록도. 제 2도는 본 발명을 이용할 수 있는 데이타 처리시스템의 데이타처리장치의 예를 나타내는 블록도. 제 3도는 데이타 처리시스템에서의 가상 메모리 사용을 예시한 블록도.

Claims (18)

  1. 데이타 처리시스템의 중앙처리장치와 결합하고, 이 데이타 처리시스템은 주기억장치를 포함하고, 상기 중앙 처리장치는 다수의 실행장치를 포함하고, 이 실행장치는 이슈장치로부터 명령을 실행하고, 이 실행장치중 적어도 하나는 벡터로드 또는 벡터 기억명령이 상기 주기억장치에 없는 데이타요소를 참조할 경우 제 1의 신호를 발생시키기 위한 오류검출장치. 이 제 1의 신호가 발생된 후 새로운 벡터 연산명령의 초기화가 상기 이슈장치에 의해 방지되어, 이 제 1의 신호가 발생된대 진행중이던 벡터연산명령을 완료하게하는 수단, 그리고 상기 제 1의 신호를 발생하게하는 상기 명령의 매개 변수를 기억하기 위한 기억수단을 포함하기 위한 기억수단을 포함하는 것을 특징으로 하는 중앙처리장치와 결합된 유류회복 장치.
  2. 제 1항에 있어서, 상기 기억수단은 상기 오류검출장치에 의해 발생된 후속 신호와 결합되는 매개변수를 포함하는 것을 특징으로 하는 중앙처리장치와 결합된 오류회복장치.
  3. 제 1항에 있어서, 상기 매개변수는 예의타임코드, 벡터길이, 상기 벡터연산명령에 의해 처리되는 데이타요소의 기준어드레스, 연속적으로 벡터연산 명령요소들간의 변위, 상기 제 1의 신호를 일으키는 상기 벡터연산 명령데이타요소를 포함하는 한페이지의 데이타요소 내에있는 가상어드레스, 상기 명령의 확인 그리고 이슈될 다음 명령의 가상어드레스를 포함하는 것을 특징으로 하는 중앙처리장치와 결합된 오류회복장치.
  4. 제 3항에 있어서, 상기 오류검출장치는 상기 연속적인 벡터연산명령실행으로부터 초래되는 제 2의 페이지 오류상태를 검출하고, 상기 파라미터는 상기 페이지 오류를 일으키는 각각의 벡터명령에 대한 기억되는 것을 특징으로 하는 오류검출장치.
  5. 제 4항에 있어서, 상기 중앙처리장치는 병행스칼라 및 벡터 연산명령을 실행할 수 있고, 상기 오류 검출장치는 스칼라 명령이 예의 상태를 만들때 제 1의 신호를 발생하기 위한 장치를 더 포함하고, 상기 중앙처리장치는 상기 제 1의 신호의 발행후 스칼라 및 벡터연산명령의 실행을 계속하고, 여기서 상기 제 1의 신호의 발생을 초래하는 상기 벡터 및 스칼라 계속 명령과 결합되는 매개변수가 기억되는 것을 특징으로 하는 오류 검출장치.
  6. 다수의 병행벡터 및 스칼라 연산명령을 실행할 수 있는 데이타처리시스템에서, 페이지 오류의 존재를 확인하고, 상기 페이지 오류의 확인후 명령의 발생을 중지하고, 페이지 오류의 확인후 진행중이던 명령의 실행을 계속하고, 상기 확인된 페이지 오류와 결합된 매개변수를 기억하고, 그리고 페이지 오류를 초래한 명령을 환성하도록 상기 매개 변수를 이용한 프로그램을 실행하는 단계로 이루어지는 것을 트징으로 하는 페이지 오류에 응답하기 위한 방법.
  7. 제 6항에 있어서, 상기 기억단계는 페이지오류를 확인하는 상기 명령을 확인는 매개변수를 기억하는 단계를 포함하고, 누락 데이타요소는 페이지 오류와 실행될 다음 명령을 초래하는 것을 특징으로하는 페이지 오류에 응답하기 위한 방법.
  8. 제 6항에 있어서, 상기 기억단계는 또다른 페이지오류의 존재를 표시하는 신호를 기억하는 단계를 포함하는 것을 특징으로 하는 페이지오류에 응답하기 위한 방법.
  9. 제 6항에 있어서, 상기 명령의 완성후 프로그램실행을 계속하는 단계를 포함하는 것을 특징으로 하는 페이지 오류에 응답하기 위한 방법.
  10. 제 8항에 있어서, 제 1의 페이지 오류에 응답하는 동안 적어도 하나의 부가적인 페이지 오류를 확인해서 상기 계속하는 프로그램 실행단계 전에 각각의 페이지 오류를 해결하는 단계를 포함하는 것을 특징으로 하는 페이지 오류에 응답하기 위한 방법.
  11. 제 6항에 있어서, 누락 데이타요소를 확인하는 상기 기억 매개변수는 초기 어드래스, 변위 및 벡터길이를 기억하는 단계를 포함하는 것을 특징으로하는 페이지 오류에 응답하기 위한 방법.
  12. 벡터연산을 수행하는 장치를 포함하는 데이타 처리시스템에 있어서, 주기억장치, 대용량기억장치, 명령의 실행을 제어하는 적어도 하나의 이슈장치, 실행장치의 적어도 하나는 벡터연산을 수행하고,데이타 처리시스템은 가상어드레싱 기술을 이용하는, 상기 이슈장치에 응답해 명령을 실행하는 다수의 실행장치, 그리고 상기 벡터명령 페이지오류의 검출후 이슈명령의 발생을 중지하고, 페이지 오류가 실행완료된것이 확인된때 실행중이던 명령을 허락하는, 벡터연산명령을 위한 상기 이슈장치에 의해 요구되는 누락데이타 요소를 검출하기 위한 페이지 오류검출장치를 포함하는 것을 특징으로 하는 데이타 처리시스템.
  13. 제 11항에 있어서, 벡터명령페이지 오류가 확인된 경우가 상기 주기억장치로부터 데이타요소 누락을 확인하고 결합된 명령을 확인하는 신호그룹이 스택상에 기억되는 것을 특징으로 하는 데이타 처리시스템.
  14. 제 10항에 있어서, 벡터연산명령의 실행을 위한 누락 데이타요소는 상기 벡터명령과 결합된 페이지오류에 응답해서 상기 주기억장치에 기억되고, 상기 기억된 신호 그룹은 상기 벡터명령이 오류 실행절차에 의해 재실행되게하는 것을 특징으로 하는 데이타 처리시스템.
  15. 제11항에 있어서, 병행벡터 및 스칼라명령을 실행할 수 있는 데이타 처리시스템에 있어서, 스칼라명령의 실행으로부터 초래되는 예의상태를 검출해 상기 이슈로 하여금 또다른 명령이 이슈되는 것을 중지하고 예의상태의 검출시 실행되고 있던 명령을 완성하게하는 스칼라 명령예의 검출장치를 포함하는 것을 특징으로 하는 데이타 처리시스템.
  16. 제 14항에 있어서, 상기 벡터명령 페이지오류와 상기 예의발생스칼라 연상에 관련된 정보는 기억스텍상에 기억되는 것을 특징으로하는 데이타 처리시스템.
  17. 제 15항에 있어서, 상기 스텍에 기억되는 상기 정보는 상기 스텍상에 앞서 기억된 정보의 표시를 포함하는 것을 특징으로 하는 데이타 처리시스템.
  18. 제 16항에 있어서, 벡터연산페이지 오류가 검출된때 기억된 정보는 벡터길이, 초기기준어드레스, 초기진행, 페이지 오류을 초래하는 벡터연산 명령에 관련된 가상어드레스, 상기 페이지 오류를 초래하는 벡터 로드/기억연산 그리고 다음 명령의 가상어드레스를 포함하는 것을 특징으로 하는 데이타 처리시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880008154A 1987-07-01 1988-07-01 벡터 데이타 처리연산에서의 페이지 누락 오류로부터의 회복을 위한 장치 및 방법 Withdrawn KR890002763A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/069,372 US5063497A (en) 1987-07-01 1987-07-01 Apparatus and method for recovering from missing page faults in vector data processing operations
US069,372 1987-07-01

Publications (1)

Publication Number Publication Date
KR890002763A true KR890002763A (ko) 1989-04-11

Family

ID=22088550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880008154A Withdrawn KR890002763A (ko) 1987-07-01 1988-07-01 벡터 데이타 처리연산에서의 페이지 누락 오류로부터의 회복을 위한 장치 및 방법

Country Status (6)

Country Link
KR (1) KR890002763A (ko)
CN (1) CN1021604C (ko)
BR (1) BR8803380A (ko)
DE (1) DE3855659T2 (ko)
IE (1) IE79236B1 (ko)
IN (1) IN169636B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648414B1 (ko) * 2003-11-26 2006-11-24 학교법인연세대학교 오차 보정부를 구비한 전자 혈압 측정시스템

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2774788B1 (fr) * 1998-02-12 2000-03-24 Bull Sa Procede de controle d'acces memoire sur une machine avec memoire a acces non uniforme et machine pour mettre en oeuvre ce procede
CN102200964B (zh) * 2011-06-17 2013-05-15 孙瑞琛 基于并行处理的fft装置及其方法
US9436477B2 (en) * 2012-06-15 2016-09-06 International Business Machines Corporation Transaction abort instruction
GB2549737B (en) * 2016-04-26 2019-05-08 Advanced Risc Mach Ltd An apparatus and method for managing address collisions when performing vector operations
CN114489506B (zh) * 2022-01-21 2024-02-27 杭州海康存储科技有限公司 存储访问控制装置、方法及存储设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648414B1 (ko) * 2003-11-26 2006-11-24 학교법인연세대학교 오차 보정부를 구비한 전자 혈압 측정시스템

Also Published As

Publication number Publication date
IE79236B1 (en) 1998-04-22
IE881988L (en) 1989-01-01
CN1030487A (zh) 1989-01-18
DE3855659D1 (de) 1996-12-19
IN169636B (ko) 1991-11-23
BR8803380A (pt) 1989-01-24
DE3855659T2 (de) 1997-06-12
CN1021604C (zh) 1993-07-14

Similar Documents

Publication Publication Date Title
JP4703718B2 (ja) 選択的サブルーチンリターン構造
KR840006529A (ko) 데이타 처리 시스템
KR960011613A (ko) 데이터 처리장치
KR890002763A (ko) 벡터 데이타 처리연산에서의 페이지 누락 오류로부터의 회복을 위한 장치 및 방법
JPH02216545A (ja) 実行履歴記憶装置
JPH1063541A (ja) コンピュータシステムのプログラム暴走監視装置
JPH01286029A (ja) マイクロプログラムのパッチ方式
JPH08202635A (ja) Ｄｍａコントローラ
KR890002758A (ko) 데이타 처리시스템
KR830002883B1 (ko) 마이크로 프로그램 제어장치
JPS62168229A (ja) システム構成自動認識処理方法
JP2635777B2 (ja) プログラマブル・コントローラ
JP2614677B2 (ja) 記憶装置への書き込み制御方式
JPS62254237A (ja) インタプリタ方式の分岐命令実行方式
JPH05189255A (ja) プログラム暴走検知方法
JPS5938852A (ja) 障害処理方式
JPS59212959A (ja) 命令制御方式
JPS57182860A (en) Data processing device
JPS6227421B2 (ko)
JPS6146535A (ja) 擬似エラ−設定制御方式
JPH07191866A (ja) 演算実行エラー検出方式
JPH07210420A (ja) スレッド環境におけるデバッグ方法
JPS642975B2 (ko)
JPH08202634A (ja) Ｄｍａコントローラ
JPH02206864A (ja) プログラムデバツグ方式

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19880701

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid