JPH02216545A - 実行履歴記憶装置 - Google Patents
実行履歴記憶装置Info
- Publication number
- JPH02216545A JPH02216545A JP1036370A JP3637089A JPH02216545A JP H02216545 A JPH02216545 A JP H02216545A JP 1036370 A JP1036370 A JP 1036370A JP 3637089 A JP3637089 A JP 3637089A JP H02216545 A JPH02216545 A JP H02216545A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- address
- exception
- microinstruction
- tracer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000700 radioactive tracer Substances 0.000 claims abstract description 30
- 230000002401 inhibitory effect Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 abstract description 12
- 230000000873 masking effect Effects 0.000 abstract description 2
- 238000011084 recovery Methods 0.000 description 9
- 230000005856 abnormality Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/348—Circuit details, i.e. tracer hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はマイクロプログラムを用いたデータ処理装置
の実行履歴記憶装ｆＫ関する。
の実行履歴記憶装ｆＫ関する。
通常、マイクロプログラムを用いたデータ処理装置は装
置の異常や例外の原因を明らかＫする手がかりとして、
マイクロプログラムの実行アドレスや特定の論理信号の
履歴を記録する実行履歴記憶装置を設けることがある。
置の異常や例外の原因を明らかＫする手がかりとして、
マイクロプログラムの実行アドレスや特定の論理信号の
履歴を記録する実行履歴記憶装置を設けることがある。
このようなデータ処理装置では制御記憶から読み出した
マイクロ命令はマイクロ命令レジスタに格納され、その
一部はデコーダによシブコードされて、マイクロ命令を
実行する制御信号となる。同時に特定の論理信号がトレ
ーサメモリに記憶される。これらの動作はマイクロプロ
グラムのシーケンスを形成するよりに逐次的に反後され
るが、異常や例外を検出した場合にはトレーサメモリの
更新も停止し、このトレーサメモリに記憶されたマイク
ロプログラムの実行履歴を解析することＫよシ、装置の
異常や例外の原因を探ることが容易になる。なお、トレ
ーサメモリの容量には限シがあるため、異常や例外の原
因究明に必要なすべてのデータを記憶することはできな
い。そのため、トレーサメモリの格納領域全体にデータ
が記憶された場合に鉱最初に戻り、順次古いデータに上
書きをする方法がとられている。
マイクロ命令はマイクロ命令レジスタに格納され、その
一部はデコーダによシブコードされて、マイクロ命令を
実行する制御信号となる。同時に特定の論理信号がトレ
ーサメモリに記憶される。これらの動作はマイクロプロ
グラムのシーケンスを形成するよりに逐次的に反後され
るが、異常や例外を検出した場合にはトレーサメモリの
更新も停止し、このトレーサメモリに記憶されたマイク
ロプログラムの実行履歴を解析することＫよシ、装置の
異常や例外の原因を探ることが容易になる。なお、トレ
ーサメモリの容量には限シがあるため、異常や例外の原
因究明に必要なすべてのデータを記憶することはできな
い。そのため、トレーサメモリの格納領域全体にデータ
が記憶された場合に鉱最初に戻り、順次古いデータに上
書きをする方法がとられている。
上述した従来の実行履歴記憶装置は、トレーサメモリの
容量に限）があるため、トレーサメモリを循環利用して
常に最も新しいデータからトレーサメモリの容量分のデ
ータをトレーサメモリに記憶される方法がとられている
が、近年の高信頼性を求められるシステムでは異常や例
外が発生しても直ちに装置を停止させるのではなく、例
えば命令のＩＪ ）ライを行うなどの障害回復機能を有
している。このような装置で第１の例外処理中に第２の
例外が発生した場合には、第２の例外の実行履歴でトレ
ーサメモリがいっばい罠なってしまい、第１の例外の実
行履歴が残っていないため、装置の異常や例外の原因を
探ることが困難になることがしばしば生じる欠点がある
。
容量に限）があるため、トレーサメモリを循環利用して
常に最も新しいデータからトレーサメモリの容量分のデ
ータをトレーサメモリに記憶される方法がとられている
が、近年の高信頼性を求められるシステムでは異常や例
外が発生しても直ちに装置を停止させるのではなく、例
えば命令のＩＪ ）ライを行うなどの障害回復機能を有
している。このような装置で第１の例外処理中に第２の
例外が発生した場合には、第２の例外の実行履歴でトレ
ーサメモリがいっばい罠なってしまい、第１の例外の実
行履歴が残っていないため、装置の異常や例外の原因を
探ることが困難になることがしばしば生じる欠点がある
。
この発明に係る実行履歴記憶装置は、マイクロ命令から
構成されるマイクロプログラムを格納する制御記憶手段
と、この制御記憶手段から読み出したマイクロ命令を格
納するマイクロ命令レジスタと、特定の論理信号を記憶
するトレーサメモリと、このトレーサメモリのマスク開
始番地訃よびマスク終了番地を保持する手段と、マイク
ロ命令中に存在するマスクセットコードに従ってマスク
信号を保持する手段と、マイクロ命令中に存在するマス
クリセットコードに従って前記マスク信号を解除する手
段と、前記マスク信号に従ってトレーサメモリの前記マ
スク開始番地から前記マスク終了番地までを書き込み抑
止する手段とを有している。
構成されるマイクロプログラムを格納する制御記憶手段
と、この制御記憶手段から読み出したマイクロ命令を格
納するマイクロ命令レジスタと、特定の論理信号を記憶
するトレーサメモリと、このトレーサメモリのマスク開
始番地訃よびマスク終了番地を保持する手段と、マイク
ロ命令中に存在するマスクセットコードに従ってマスク
信号を保持する手段と、マイクロ命令中に存在するマス
クリセットコードに従って前記マスク信号を解除する手
段と、前記マスク信号に従ってトレーサメモリの前記マ
スク開始番地から前記マスク終了番地までを書き込み抑
止する手段とを有している。
この発明は障害回復機能が動作中に新たに発生した第２
の例外で装置が停止した場合でも、第１の例外の実行履
歴を残すことができる。
の例外で装置が停止した場合でも、第１の例外の実行履
歴を残すことができる。
図はこの発明に係る実行履歴記憶装置の一実施例を示す
ブロック図である。同図において、１はマイクロプログ
ラムが記憶された制御記憶部、２はこの制御記憶部１か
ら読み出されたマイク日命令を格納するマイクロ命令レ
ジスタ、３はこのマイクロ命令レジスタ２に格納された
マイクロ命令の一部をデーードしてマイクロ命令を実行
するための制御信号４を出力し、装置に例外が発生して
障害回復機能を動作させる時にマイクロ命令中に存在す
るマスクセットコード５を出力し、障害回復機能によっ
て装置が正常状態に回復したときにマイクロ命令中に存
在するマスクリセットコード６を出力するデコーダ、１
はマイクロ命令レジスタ２に格納され九マイクロ命令の
一部が次実行アドレス信号８として出力され、この次実
行アドレス信号８が入力するトレーサメモリ、９はマス
ク信号７リツプフロツプ（図示せず）を備え、マイクロ
命令中に存在するマスクセットコード５によシこのマス
ク信号ツリツブフロップがセットされ、マスクリセット
コード６によ〕マスク信号ツリツブフロップ（図示せず
）がリセットされる組合せ回路、１０はトレーサメモリ
４の記憶番地を示すポインタ、１１はマスク開始番地レ
ジスタ、１２はマスク終了番地レジスタ、１３は特定の
論理信号である。
ブロック図である。同図において、１はマイクロプログ
ラムが記憶された制御記憶部、２はこの制御記憶部１か
ら読み出されたマイク日命令を格納するマイクロ命令レ
ジスタ、３はこのマイクロ命令レジスタ２に格納された
マイクロ命令の一部をデーードしてマイクロ命令を実行
するための制御信号４を出力し、装置に例外が発生して
障害回復機能を動作させる時にマイクロ命令中に存在す
るマスクセットコード５を出力し、障害回復機能によっ
て装置が正常状態に回復したときにマイクロ命令中に存
在するマスクリセットコード６を出力するデコーダ、１
はマイクロ命令レジスタ２に格納され九マイクロ命令の
一部が次実行アドレス信号８として出力され、この次実
行アドレス信号８が入力するトレーサメモリ、９はマス
ク信号７リツプフロツプ（図示せず）を備え、マイクロ
命令中に存在するマスクセットコード５によシこのマス
ク信号ツリツブフロップがセットされ、マスクリセット
コード６によ〕マスク信号ツリツブフロップ（図示せず
）がリセットされる組合せ回路、１０はトレーサメモリ
４の記憶番地を示すポインタ、１１はマスク開始番地レ
ジスタ、１２はマスク終了番地レジスタ、１３は特定の
論理信号である。
次に上記構成による実行履歴記憶装置の動作について説
明する。まず、制御記憶部１中に記憶されたマイクロプ
ログラムを構成するマイクロ命令が読み出されると、マ
イクロ命令レジスタ２に格納される。このマイクロ命令
レジスタ２に格納されたマイクロ命令の一部はデコーダ
３によシブコードされ、その一部はマイクロ命令を実行
するための制御信号４になる。また、このマイクロ命令
レジスタ２に格納されたマイクロ命令の他の一部は次実
行アドレス信号８とな多制御記憶部１の上のアドレスを
特定し、次のマイクロ命令をマイクロ命令レジスタ２に
格納する。この一連の動作によυマイクロ命令の実行シ
ーケンスが形成される。
明する。まず、制御記憶部１中に記憶されたマイクロプ
ログラムを構成するマイクロ命令が読み出されると、マ
イクロ命令レジスタ２に格納される。このマイクロ命令
レジスタ２に格納されたマイクロ命令の一部はデコーダ
３によシブコードされ、その一部はマイクロ命令を実行
するための制御信号４になる。また、このマイクロ命令
レジスタ２に格納されたマイクロ命令の他の一部は次実
行アドレス信号８とな多制御記憶部１の上のアドレスを
特定し、次のマイクロ命令をマイクロ命令レジスタ２に
格納する。この一連の動作によυマイクロ命令の実行シ
ーケンスが形成される。
次実行アドレス信号８および特定の論理信号１３のトレ
ーサメモリＴへの記憶はポインタ１０で示される番地に
対して行なわれ、記憶と同時にポインタ１０の値が１増
加する。特に、ポインタ１０がトレーサメモリＴの最後
の番地を指している場合には記憶と同時にポインタ１０
にトレーサメモ＋７７の最初の番地がセットされ、これ
によシメそりの循環利用を実現することができる。次に
、装置に例外が発生し障害回復機能が動作させる時、マ
イクロ命令中に存在するマスクセットコード５により組
合せ回路９中に存在するマスク信号フリップフロップ（
図示せず）がセットされ、組合せ回路９は現在のトレー
サメモリＴＯ番地Ｊから所定量さかのｒｚつた番地Ｉま
でをマスクする。そして、このマスク信号７リツプフロ
ツプ（図示せぬ）がセット状態のままトレーサメモリ７
を循環利用して再び（！−１）番地まで記憶されると、
組合せ回路９は（Ｊ＋１）番地をポインタ１０にセット
する。このようにして、マスクされた番地を除いてトレ
ーサメモリＴへの記憶が行なわれる。また、障害回復機
能によって装置が正常状態に回復した場合には、マイク
ロ命令中に存在するマスクリセットコード６によシマス
フ信号フリップフロップ（図示せず）がリセットされ、
組合せ回路９はトレーサメモリ７のマスクを解除するこ
とができる。
ーサメモリＴへの記憶はポインタ１０で示される番地に
対して行なわれ、記憶と同時にポインタ１０の値が１増
加する。特に、ポインタ１０がトレーサメモリＴの最後
の番地を指している場合には記憶と同時にポインタ１０
にトレーサメモ＋７７の最初の番地がセットされ、これ
によシメそりの循環利用を実現することができる。次に
、装置に例外が発生し障害回復機能が動作させる時、マ
イクロ命令中に存在するマスクセットコード５により組
合せ回路９中に存在するマスク信号フリップフロップ（
図示せず）がセットされ、組合せ回路９は現在のトレー
サメモリＴＯ番地Ｊから所定量さかのｒｚつた番地Ｉま
でをマスクする。そして、このマスク信号７リツプフロ
ツプ（図示せぬ）がセット状態のままトレーサメモリ７
を循環利用して再び（！−１）番地まで記憶されると、
組合せ回路９は（Ｊ＋１）番地をポインタ１０にセット
する。このようにして、マスクされた番地を除いてトレ
ーサメモリＴへの記憶が行なわれる。また、障害回復機
能によって装置が正常状態に回復した場合には、マイク
ロ命令中に存在するマスクリセットコード６によシマス
フ信号フリップフロップ（図示せず）がリセットされ、
組合せ回路９はトレーサメモリ７のマスクを解除するこ
とができる。
マ九、トレーサメモリＴの中に記憶された一連の次実行
アドレス信号８と特定の論理信号１３の履歴を読み出す
ことによシ、停止に至るまでのマイクロプログラムの実
行履歴を知ることができるが、マイクロセットコード５
を与えることによシ、障害回復機能が動作中に新たに発
生した第２の例外で装置が停止した場合でも第１の例外
の実行履歴を残すことができる。
アドレス信号８と特定の論理信号１３の履歴を読み出す
ことによシ、停止に至るまでのマイクロプログラムの実
行履歴を知ることができるが、マイクロセットコード５
を与えることによシ、障害回復機能が動作中に新たに発
生した第２の例外で装置が停止した場合でも第１の例外
の実行履歴を残すことができる。
以上詳細に説明したように、この発明に係る実行履歴記
憶装置によれば、マイクロ命令中に存在するマスクセッ
トコードによシトレーサメモリの所定量をマスクするこ
とにより、障害回復機能が動作中に新たに発生した第２
の例外で装置が停止し九場合でも、第１の例外の実行履
歴を残すことができ、問題発生時の原因究明への重要な
情報を得ることができるなどの効果がある。
憶装置によれば、マイクロ命令中に存在するマスクセッ
トコードによシトレーサメモリの所定量をマスクするこ
とにより、障害回復機能が動作中に新たに発生した第２
の例外で装置が停止し九場合でも、第１の例外の実行履
歴を残すことができ、問題発生時の原因究明への重要な
情報を得ることができるなどの効果がある。
図はこの発明に係る実行履歴記憶装置の一実施例を示す
ブロック図である。 １・・・・制御記憶部、２・嗜・・マイクロ命令レジス
タ、３魯・・・デコーダ、４１１・−−ｆ［１ｌｊ１１
（ｉ号、５・・拳・マスクセットコード、６・・・ｅマ
スクリセットコード、７・・・・トレーサメモリ、９６
＠＠魯次実行アドレス信号、９・・１１１１組合せ回路
、１０・・・・ポインタ、１１−・拳・マスク開始番地
レジスタ、１２の・・・マスク終了番地レジスタ、１３
ｅ・・ｅ特定の論理信号。 特許出願人 日本電気株式会社
ブロック図である。 １・・・・制御記憶部、２・嗜・・マイクロ命令レジス
タ、３魯・・・デコーダ、４１１・−−ｆ［１ｌｊ１１
（ｉ号、５・・拳・マスクセットコード、６・・・ｅマ
スクリセットコード、７・・・・トレーサメモリ、９６
＠＠魯次実行アドレス信号、９・・１１１１組合せ回路
、１０・・・・ポインタ、１１−・拳・マスク開始番地
レジスタ、１２の・・・マスク終了番地レジスタ、１３
ｅ・・ｅ特定の論理信号。 特許出願人 日本電気株式会社
Claims (1)
- マイクロプログラムを用いたデータ処理装置において、
マイクロ命令から構成されるマイクロプログラムを格納
する制御記憶手段と、この制御記憶手段から読み出した
マイクロ命令を格納するマイクロ命令レジスタと、特定
の論理信号を記憶するトレーサメモリと、このトレーサ
メモリのマスク開始番地およびマスク終了番地を保持す
る手段と、マイクロ命令中に存在するマスクセットコー
ドに従つてマスク信号を保持する手段と、マイクロ命令
中に存在するマスクリセットコードに従つて前記マスク
信号を解除する手段と、前記マスク信号に従つてトレー
サメモリの前記マスク開始番地から前記マスク終了番地
までを書き込み抑止する手段とを備えたことを特徴とす
る実行履歴記憶装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1036370A JPH02216545A (ja) | 1989-02-17 | 1989-02-17 | 実行履歴記憶装置 |
| US07/479,379 US5146586A (en) | 1989-02-17 | 1990-02-13 | Arrangement for storing an execution history in an information processing unit |
| FR9001893A FR2643474B1 (fr) | 1989-02-17 | 1990-02-16 | Dispositif pour enregistrer un historique d'execution dans une unite de traitement de l'information |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1036370A JPH02216545A (ja) | 1989-02-17 | 1989-02-17 | 実行履歴記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02216545A true JPH02216545A (ja) | 1990-08-29 |
Family
ID=12467953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1036370A Pending JPH02216545A (ja) | 1989-02-17 | 1989-02-17 | 実行履歴記憶装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5146586A (ja) |
| JP (1) | JPH02216545A (ja) |
| FR (1) | FR2643474B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08292903A (ja) * | 1995-04-21 | 1996-11-05 | Nec Corp | 情報処理装置 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2789900B2 (ja) * | 1991-11-22 | 1998-08-27 | 日本電気株式会社 | 状態履歴記憶装置 |
| US5446876A (en) * | 1994-04-15 | 1995-08-29 | International Business Machines Corporation | Hardware mechanism for instruction/data address tracing |
| US5615357A (en) * | 1994-12-29 | 1997-03-25 | Sun Microsystems, Inc. | System and method for verifying processor performance |
| US5671360A (en) * | 1995-01-20 | 1997-09-23 | International Business Machines Corporation | Project management tool implementing authority for a people oriented work environment tool |
| US5836011A (en) * | 1995-01-20 | 1998-11-10 | International Business Machines Corporation | Implementation of teams and roles within a people oriented work environment |
| US5996092A (en) * | 1996-12-05 | 1999-11-30 | International Business Machines Corporation | System and method for tracing program execution within a processor before and after a triggering event |
| US5966541A (en) | 1997-12-04 | 1999-10-12 | Incert Software Corporation | Test protection, and repair through binary-code augmentation |
| US6308321B1 (en) | 1998-12-11 | 2001-10-23 | Incert Software Corporation | Method for determining program control flow |
| US6353924B1 (en) | 1999-02-08 | 2002-03-05 | Incert Software Corporation | Method for back tracing program execution |
| US6418530B2 (en) * | 1999-02-18 | 2002-07-09 | Hewlett-Packard Company | Hardware/software system for instruction profiling and trace selection using branch history information for branch predictions |
| US6453411B1 (en) * | 1999-02-18 | 2002-09-17 | Hewlett-Packard Company | System and method using a hardware embedded run-time optimizer |
| US6804814B1 (en) | 1999-12-29 | 2004-10-12 | Veritas Operating Corporation | Method for simulating back program execution from a traceback sequence |
| US6748584B1 (en) * | 1999-12-29 | 2004-06-08 | Veritas Operating Corporation | Method for determining the degree to which changed code has been exercised |
| US6745383B1 (en) * | 1999-12-29 | 2004-06-01 | Veritas Operating Corporation | Early warning mechanism for enhancing enterprise availability |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58178450A (ja) * | 1982-04-14 | 1983-10-19 | Nec Corp | 状態履歴記憶装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3736566A (en) * | 1971-08-18 | 1973-05-29 | Ibm | Central processing unit with hardware controlled checkpoint and retry facilities |
| US4315313A (en) * | 1979-12-27 | 1982-02-09 | Ncr Corporation | Diagnostic circuitry in a data processor |
| JPS593654A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | ヒストリ−メモリ制御方式 |
| US4598364A (en) * | 1983-06-29 | 1986-07-01 | International Business Machines Corporation | Efficient trace method adaptable to multiprocessors |
| JPS6031643A (ja) * | 1983-07-29 | 1985-02-18 | Nec Corp | 状態履歴記憶回路 |
| US4661953A (en) * | 1985-10-22 | 1987-04-28 | Amdahl Corporation | Error tracking apparatus in a data processing system |
| SE454730B (sv) * | 1986-09-19 | 1988-05-24 | Asea Ab | Forfarande och datorutrustning for stotfri omkoppling av funktionen fran aktiva enheter till beredskapsenheter i en centralenhet |
| US4912707A (en) * | 1988-08-23 | 1990-03-27 | International Business Machines Corporation | Checkpoint retry mechanism |
-
1989
- 1989-02-17 JP JP1036370A patent/JPH02216545A/ja active Pending
-
1990
- 1990-02-13 US US07/479,379 patent/US5146586A/en not_active Expired - Fee Related
- 1990-02-16 FR FR9001893A patent/FR2643474B1/fr not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58178450A (ja) * | 1982-04-14 | 1983-10-19 | Nec Corp | 状態履歴記憶装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08292903A (ja) * | 1995-04-21 | 1996-11-05 | Nec Corp | 情報処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2643474B1 (fr) | 1994-05-06 |
| US5146586A (en) | 1992-09-08 |
| FR2643474A1 (fr) | 1990-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3197740A (en) | Data storage and processing machine | |
| JPH02216545A (ja) | 実行履歴記憶装置 | |
| JP4703718B2 (ja) | 選択的サブルーチンリターン構造 | |
| US4176394A (en) | Apparatus for maintaining a history of the most recently executed instructions in a digital computer | |
| US3286236A (en) | Electronic digital computer with automatic interrupt control | |
| US3510847A (en) | Address manipulation circuitry for a digital computer | |
| SU613651A1 (ru) | Запоминающее устройство | |
| US4124892A (en) | Data processing systems | |
| JPH08161234A (ja) | プロセッサにより処理される指令の線形シーケンス実行保護方法及び装置 | |
| JP2731047B2 (ja) | プログラムのオペランドチェック方式 | |
| US3238508A (en) | Logical manipulator | |
| KR20080044652A (ko) | Ｃｐｕ에서의 스택을 이용한 디버깅 방법 | |
| JPH0441375B2 (ja) | ||
| KR830002883B1 (ko) | 마이크로 프로그램 제어장치 | |
| JPH04181331A (ja) | 命令リトライ方式 | |
| SU763902A1 (ru) | Микропрограммный процессор с самодиагностикой | |
| JPS6020769B2 (ja) | マイクロプログラム制御方式 | |
| JPH0484224A (ja) | スタックエリア保護回路 | |
| JPS6320637A (ja) | 実行履歴記憶装置 | |
| RU2042189C1 (ru) | Микропрограммное устройство управления | |
| JPS626341A (ja) | 情報処理装置 | |
| JPH04152488A (ja) | Ｉｃカード | |
| JPS6244849A (ja) | ヒストリフリーズ制御方法 | |
| JPS58125154A (ja) | 状態履歴記憶方式 | |
| JPH02245846A (ja) | メモリプロテクト回路 |