JPH08292903A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 開始アドレスや終了アドレスを複数持つマイ
クロプログラムの処理ルーチンの性能測定を容易にす
る。 【構成】 比較回路６で測定開始アドレスレジスタ４に
格納されたアドレスと次実行アドレス信号２００が、測
定開始マスクレジスタ１１に格納されたアドレスマスク
ビットに従って、該当するビットがマスクされて比較さ
れ、一致が検出されると測定開始信号６００がＯＮにな
る。同様にして比較回路７で測定終了アドレスレジスタ
５に格納されたアドレスと次実行アドレス信号２００
が、測定終了マスクレジスタ１２に格納されたアドレス
マスクビットに従って該当するビットがマスクされて比
較され、一致が検出されると測定終了信号７００がＯＮ
になる。測定開始信号６００がＯＮになると測定終了信
号７００がＯＮになるまでカウンタ１０でクロック数が
計数される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロプログラムを用
いた情報処理装置の性能測定システムに関する。

【０００２】

【従来の技術】情報処理装置のマイクロプログラムの特
定処理ルーチンの性能を測定する従来方法として、特開
平３−１５７７３９号公報を参照できる。この公報で
は、あらかじめセットされたマイクロプログラムの特定
アドレスと現在実行中のアドレスとを比較する方法が示
されている。

【０００３】

【発明が解決しようとする課題】図２に示す例のよう
に、マイクロプログラムの特定処理ルーチンは開始アド
レスや終了アドレスを複数持つものも少なくない。この
ような特定処理ルーチンの性能を、従来のマイクロプロ
グラムのアドレスの比較により測定する方法では、開始
アドレスや終了アドレスを変えて複数回測定するか、ま
たは性能測定回路を複数組み込んでおく方法が必要であ
る。

【０００４】開始アドレスや終了アドレスを変えて複数
回測定すると開始アドレスや終了アドレスを複数持つ処
理ルーチンの性能測定を行うために、時間がかかるとい
う欠点がある。

【０００５】また、性能測定回路を複数組み込むとハー
ド量が増加するという欠点がある。

【０００６】本発明の目的は開始アドレスや終了アドレ
スを複数有するプログラムの処理ルーチンの性能測定を
容易にするようにした性能測定システムを提供すること
にある。

【０００７】本発明の他の目的は開始アドレスや終了ア
ドレスを複数有するプログラムの処理ルーチンの性能測
定を時間をかけずに行うようにした性能測定システムを
提供することにある。

【０００８】本発明の他の目的は開始アドレスや終了ア
ドレスを複数有するプログラムの処理ルーチンの性能測
定をハード量の増加することなしに行うようにした性能
測定システムを提供することにある。

【０００９】

【課題を解決するための手段】本発明の第１の装置は、
比較対象の一部をマスクして実行中のマイクロプログラ
ムアドレスと測定開始アドレスとを比較する開始アドレ
ス比較手段と、比較対象の一部をマスクして実行中のマ
イクロプログラムアドレスと測定終了アドレスとを比較
する終了アドレス比較手段と、前記開始アドレス比較手
段で一致が検出されてから前記終了アドレス比較手段で
一致が検出されるまでの実行時間を計数するカウント手
段とを含む。

【００１０】本発明の第２の装置は第１の装置であっ
て、前記開始アドレス比較手段および前記終了アドレス
比較手段での比較対象の少なくとも一部をマスクするマ
スク手段を備えたことを特徴とする。

【００１１】本発明の第３の装置は、前記測定開始アド
レスおよび前記測定終了アドレスの一部をマスクするマ
スク手段と、このマスク手段でマスクされた測定開始ア
ドレスと実行中のマイクロプログラムアドレスとを比較
する開始アドレス比較手段と、前記マスク手段でマスク
された測定終了アドレスと実行中のマイクロプログラム
アドレスとを比較する終了アドレス比較手段と、前記開
始アドレス比較手段で一致が検出されてから前記終了ア
ドレス比較手段で一致が検出されるまでの実行時間を計
数するカウント手段とを含む。

【００１２】本発明の第４の装置は、実行中のマイクロ
プログラムアドレスと測定開始アドレスとを比較する開
始アドレス比較手段と、実行中のマイクロプログラムア
ドレスと測定終了アドレスとを比較する終了アドレス比
較手段と、前記開始アドレス比較手段および前記終了ア
ドレス比較手段の比較結果の一部をマスクするマスク手
段と、このマスク手段でマスクされた開始アドレス比較
結果の一致の検出から前記マスク手段でマスクされた終
了アドレス比較結果の一致の検出までの実行時間を計数
するカウント手段とを含む。

【００１３】

【実施例】次に本発明の一実施例について図面を参照し
て詳細に説明する。

【００１４】図１を参照すると、本発明の一実施例は、
マイクロプログラムを格納する制御記憶１，この制御記
憶１から読出されたマイクロ命令を格納するマイクロ命
令レジスタ２，このマイクロ命令レジスタ２に格納され
たマイクロ命令のオペレーションコードを解読し制御信
号３００を出力するデコーダ３，制御記憶１に格納され
たマイクロプログラムの特定処理の開始アドレスを保持
する測定開始アドレスレジスタ４，この測定開始アドレ
スレジスタ４からの開始アドレスとマイクロ命令レジス
タ２からの次実行アドレスとを比較する比較回路６，こ
の比較回路６での比較動作において比較対象ビット以外
のビットを比較させないためマスクするビットを示す測
定開始マスク情報を格納する測定開始マスクレジスタ１
１，制御記憶１に格納されたマイクロプログラムの測定
開始アドレスに格納された開始アドレスを有する特定処
理の終了アドレスを保持する測定終了アドレスレジスタ
５，この測定終了アドレスレジスタ５からの終了アドレ
スとマイクロ命令レジスタ２からの次実行アドレスとを
比較する比較回路７，この比較回路７での比較動作にお
いて比較対象ビット以外のビットを比較させないためマ
スクするビットを示す測定終了マスク情報を格納する測
定終了マスクレジスタ１２，比較回路６での比較一致信
号６００によりセットされ比較回路７での比較一致信号
７００によりリセットされるフリップフロップ８，この
フリップフロップ８のセット中クロック信号を出力する
アンドゲート９およびこのアンドゲート９からのクロッ
クに応答して実行時間を計数するカウンタ１０を備えて
いる。

【００１５】図３を参照すると、本発明の一実施例に用
いられる比較回路６は、測定開始アドレスレジスタ４か
ら与えられるビット０−７までの８ビットからなる測定
開始アドレスおよび次実行アドレス信号２００のビット
毎の一致を検出する否定排他的論理和（イクスクルーシ
ブノア）６Ａ０−６Ａ７，これらイクスクルーシブノア
６Ａ０−６Ａ７の出力と測定開始マスクレジスタ１１か
ら与えられる８ビットの測定開始マスク情報の論理和を
とる論理和ゲート６Ｂ０−６Ｂ７，およびこれら論理和
ゲート６Ｂ０−６Ｂ７からの出力の論理積をとる論理積
（アンド）ゲート６Ｃを含む。

【００１６】一方、本発明の一実施例に用いられる比較
回路７は、測定終了アドレスレジスタ５から与えられる
８ビットの測定終了アドレスおよび次実行アドレス信号
２００のビット毎の一致を検出する否定排他的論理和
（イクスクルーシブノア）６Ａ０−６Ａ７，これらイク
スクルーシブノア（ＥＸＮＯＲ）６Ａ０−６Ａ７の出力
と測定開始マスクレジスタ１１から与えられる８ビット
の測定開始マスク情報の論理和をとる論理和（ＯＲ）ゲ
ート６Ｂ０−６Ｂ７，およびこれら論理和（ＯＲ）ゲー
ト６Ｂ０−６Ｂ７からの出力の論理積をとる論理積（Ａ
ＮＤ）ゲート６Ｃとを含む。

【００１７】図３に示される比較回路６および７の例で
は、実行中のマイクロプログラムのアドレスと、測定開
始アドレスまたは測定終了アドレスとの比較をしたあ
と、マスクをかけている。しかし、本発明で用いられる
比較回路６および７では、他の例として測定開始アドレ
スまたは測定終了アドレスにマスク情報でマスクしたあ
と、マスクされた測定開始アドレスまたは測定終了アド
レスと実行アドレスとの比較をしてもよい。

【００１８】次に本発明の一実施例の動作を図面を参照
し詳細に説明する。

【００１９】図１を参照すると、本発明の一実施例で
は、制御記憶１中に記憶されたマイクロプログラムを構
成するマイクロ命令が、読み出されマイクロ命令レジス
タ２に格納される。マイクロ命令レジスタ２に格納され
たマイクロ命令の一部はデコーダ３により解読されて、
マイクロ命令を実行するための制御信号３００になる。
その一方で、マイクロ命令レジスタ２に格納されたマイ
クロ命令の一部は次実行アドレス信号２００となり、制
御記憶１の上のアドレスを特定し、次のマイクロ命令を
マイクロ命令レジスタ２に格納する。この一連の動作に
よりマイクロ命令の実行シーケンスが形成される。

【００２０】次実行アドレス信号２００は比較回路６お
よび７の入力にもなっている。測定対象のマイクロプロ
グラムの開始アドレスと終了アドレスとはそれぞれ測定
開始アドレスレジスタ４と測定終了アドレスレジスタ５
とに格納されている。また、測定開始マスクレジスタ１
１と測定終了マスクレジスタ１２には、アドレス一致検
出時にアドレスの各ビット単位にマスクするか否かの情
報が格納されている。比較回路６では測定開始アドレス
レジスタ４に格納されたアドレスと次実行アドレス信号
２００が比較される。この時、測定開始マスクレジスタ
１１に格納されたアドレスマスクビットに従って、該当
するビットがマスクされて比較され、一致が検出される
と測定開始信号６００がオンになる。同様にして比較回
路７では測定終了アドレスレジスタ５に格納されたアド
レスと次実行アドレス信号２００とが、測定終了マスク
レジスタ１２に格納されたアドレスマスクビットに従っ
て該当するビットがマスクされて比較され、一致が検出
されると測定終了信号７００がオンになる。

【００２１】測定開始信号６００がオンになるとフリッ
プフロップ８は論理“１”にセットされ、測定終了信号
７００がオンになるまで論理“１”の状態を保持する。
フリップフロップ８の出力はアンドゲート９を介してカ
ウンタ１０と接続されており、フリップフロップ８が論
理“１”の間、カウンタ１０でクロック数が計数され
る。カウンタ１０で計数されたクロック数からマイクロ
プログラムの測定対象区間の実行時間を知ることができ
る。

【００２２】マイクロプログラムの測定対象区間の実行
時間と、必要に応じて求められた他の情報から、さまざ
まな性能を求めることができる。例えば、一定時間経過
後にクロックを停止させれば、その間の経過時間と測定
対象区間の実行時間から、全処理時間に占める測定対象
区間の実行時間の割合が求められる。また、測定対象区
間の実行回数を別のカウンタ等で同時に計測すれば、測
定対象区間の平均実行時間が求められる。

【００２３】従来のアドレス比較を用いた性能測定と本
発明の性能測定との違いを図２および図３を用いて詳細
に説明する。

【００２４】図２を参照するとマイクロプログラムの一
処理においては、メインの機能は同一であるが、処理開
始時のインタフェース合わせや、処理終了後の分岐先が
異なるために、複数の開始アドレスと複数の終了アドレ
スを持っている。このような処理の性能測定を行う場合
には開始アドレスや終了アドレスが異なっても同一処理
として計測する必要がある。

【００２５】図２における矢印は処理の流れを示してお
り、例えばマイクロ命令Ａで始まりマイクロ命令Ｍで終
了する場合のシーケンスは、Ａ→Ｂ→Ｅ→Ｆ→Ｇ→Ｌ→
Ｍとなる。また各マイクロ命令の制御記憶上のアドレス
が二進数で（ ）内に示されており、例えばマイクロ命
令Ｃは制御記憶の“０００００００１”アドレスに割付
けられている。

【００２６】図２に示される処理ではマイクロ命令Ａか
ら始まる場合とマイクロ命令Ｃから始まる場合の２通り
ある。それぞれの場合についてマイクロ命令Ｉの場合
と、マイクロ命令Ｋの場合、マイクロ命令Ｍの場合、お
よびマイクロ命令Ｏの場合の４通りの終了パターンがあ
る。したがって、全部で８通りの組合せが存在する。本
発明では、測定開始アドレスレジスタ４に“０００００
０００”を、測定開始マスクレジスタ１１に“００００
０００１”を、測定終了アドレスレジスタ５に“１１１
１００００”を、測定終了マスクレジスタ１２に“００
００００１１”を設定すれば、一回の測定で８通りの組
合せの全てが網羅できる。

【００２７】この場合の動作を図３を用いて詳細に説明
する。測定開始アドレスレジスタ４のビット０からビッ
ト７までは“０”が設定されている。測定開始マスクレ
ジスタ１１のビット０からビット６までは“０”が、ビ
ット７には“１”が設定されている。測定開始アドレス
レジスタ４のデータと次実行アドレス信号２００は、イ
クスクルーシブノア（ＥＸＮＯＲ）ゲート６Ａ０〜６Ａ
７で各ビット毎に一致検出される。一致が検出されたビ
ットのイクスクルーシブノア（ＥＸＮＯＲ）ゲートの出
力は論理“１”に、不一致となったビットのイクスクル
ーシブノア（ＥＸＮＯＲ）ゲートの出力は論理“０”に
なる。この出力信号と測定開始マスクレジスタ１１のデ
ータは、論理和（ＯＲ）ゲート６Ｂ０〜６Ｂ７でビット
毎に論理和される。論理和（ＯＲ）ゲート６Ｂ０〜６Ｂ
７の全ビットの出力が論理“１”であれば、論理積（Ａ
ＮＤ）ゲート６Ｃを介して測定開始信号６００がオンと
なる。このデータの場合は、測定開始マスクレジスタ１
１のビット７に“１”が設定されているので、論理和
（ＯＲ）ゲート６Ｂ７の出力は常に論理“１”となる。
したがって、次実行アドレス信号２００のビット７が
“０”であっても“１”であっても、ビット０からビッ
ト６までが全て“０”であれば、測定開始信号６００が
オンになることになる。すなわち、次実行アドレス信号
２００が“００００００００”の場合と“００００００
０１”の場合に測定が開始される。

【００２８】測定終了アドレス一致検出時の動作も同様
に説明される。測定終了アドレスレジスタ５のビット０
からビット３までは“１”が、ビット４からビット７ま
では“０”が設定されている。測定終了マスクレジスタ
１２のビット０からビット５までは“０”が、ビット６
とビット７には“１”が設定されている。測定終了マス
クレジスタ１２のビット６とビット７に“１”が設定さ
れているので、論理和（ＯＲ）ゲート６Ｂ６と６Ｂ７の
出力は常に論理“１”となる。したがって、次実行アド
レス信号２００と測定終了アドレスレジスタ５のデータ
とが、ビット０からビット５まで一致すれば、測定終了
信号７００がオンになる。すなわち、次実行アドレス信
号２００が“１１１１００００”の場合と“１１１１０
００１”の場合と“１１１１００１０”の場合と“１１
１１００１１”の場合に測定が終了する。

【００２９】この処理を従来のアドレス比較方法で測定
する場合は、まず、測定開始アドレスを“００００００
００”に、測定終了アドレスを“１１１１００００”に
設定して測定する。次に、測定開始アドレスを“０００
０００００”に、測定終了アドレスを“１１１１０００
０”に変えて測定する。さらに、測定開始アドレス“０
０００００００”、測定終了アドレス“１１１１００１
０”で測定する、といった具合に、８通りの組合せそれ
ぞれについて測定して、集計しなければならない。本発
明では全ての組合せが一回で実行できるので、測定にか
かる時間を大幅に短縮することができる。

【００３０】また、従来のアドレス比較方法でも、測定
機構を複数組み込めば一回で測定できるが、そのために
は測定開始アドレス比較回路を２組と測定終了アドレス
比較回路を４組内蔵することが必要で、ハードウェア量
が大幅に増加する。

【００３１】以上の比較は図２に示された処理の場合に
ついて行なったが、測定対象処理の開始アドレスと終了
アドレスの数が増えると、本発明の効果はさらに大きく
なるというまでもない。

【００３２】

【発明の効果】本発明は、測定開始アドレスおよび測定
終了アドレスを一致検出する際に特定のビットをマスク
することにより、複数の開始部や終了部を持つ処理の性
能を、一組の性能測定機構で測定することができるので
多大なハードウェア量を必要としないという効果があ
る。

【００３３】本発明はまた、１回で測定することができ
るので比較的短時間で測定でき、性能測定の実行が容易
になるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】マイクロプログラムの一処理例を示す図であ
る。

【図３】図１に示された比較回路６および７の詳細な一
構成例を示す図である。

【符号の説明】

１ 制御記憶 ２ マイクロ命令レジスタ ３ デコーダ ４ 測定開始アドレスレジスタ ５ 測定終了アドレスレジスタ ６，７ 比較回路 ８ フリップフロップ ９ 論理積（ＡＮＤ）ゲート １０ カウンタ １１ 測定開始マスクレジスタ １２ 測定終了マスクレジスタ ６Ａ０〜６Ａ７ イクスクルーシブオア（ＥＸＮＯ
Ｒ）ゲート ６Ｂ０〜６Ｂ７ 論理和（ＯＲ）ゲート ６Ｃ 論理積（ＡＮＤ）ゲート

Claims (2)

【特許請求の範囲】
1. 【請求項１】 比較対象の一部をマスクして実行中のマ
   イクロプログラムアドレスと測定開始アドレスとを比較
   する開始アドレス比較手段と、 比較対象の一部をマスクして実行中のマイクロプログラ
   ムアドレスと、測定終了アドレスとを比較する終了アド
   レス比較手段と、 前記開始アドレス比較手段で一致が検出されてから前記
   終了アドレス比較手段で一致が検出されるまでの実行時
   間を計数するカウント手段とを含むことを特徴とする情
   報処理装置。
2. 【請求項２】 前記開始アドレス比較手段および前記終
   了アドレス比較手段での比較対象の少なくとも一部をマ
   スクするマスク手段を備えたことを特徴とする請求項１
   記載の情報処理装置。