JPH05197521A

JPH05197521A - オペランド情報の静的および動的マスキングを同時かつ独立して行うデータ・プロセッサ

Info

Publication number: JPH05197521A
Application number: JP4094894A
Authority: JP
Inventors: Yui K Ho; ユイ・ケイ・ホ; William C Moyer; ウィリアム・シー・モイヤー; Joseph A Gutierrez; ジョセフ・エイ・ギュティエレ
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1991-04-02
Filing date: 1992-03-23
Publication date: 1993-08-06
Anticipated expiration: 2013-04-28
Also published as: EP0507209A2; JP2745949B2; EP0507209A3; US5319763A

Abstract

(57)【要約】【目的】データ処理システム（１０）は、オペランド
情報の静的および動的マスキング動作を同時に実行す
る。【構成】静的マスクはユーザが指定した所定のビット
数の条件付きマスクを実行し、区切点レジスタ（２４）
に格納された区切点アドレスと、論理アドレス・バス
（１１）を介して転送された論理アドレスとの比較動作
の前に決定する。動的マスク値は、データ処理システム
が、区切点アドレス・アクセスのサイズに従って、区切
点アドレスをマスクできるような可変マスクを実行す
る。静的マスク値および動的マスク値は、区切点レジス
タ（２４）およびＣＡＭ配列（２６）の両方に含まれる
専用ビット・セル（６０）を用いて、同時に実行され
る。専用ビット・セル（６０）は２つのトランジスタ
（６２，６４）によって構成され、比較動作の間、オペ
ランド情報の個々のビットを同時にマスクする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は一般にデータ・プロセッ
サに関し、具体的にはデータ・プロセッサが用いるオペ
ランド情報のマスキングに関する。

【０００２】

【従来の技術】データ処理システムでソフトウェア・プ
ログラムを開発している間、ソフトウェア・プログラム
の機能性および効率性を分析するのにしばしば多くの技
法が実行される。通常用いられる技法では、ソフトウェ
ア・プログラムに区切点を挿入して、通常、区切点アド
レスと言われる所定のアドレスのところで、ソフトウェ
ア・プログラムの現実行に割り込むことを、データ処理
システムに合図する。区切点アドレスは、データ処理シ
ステムのユーザが定義し、区切点レジスタに格納され
る。区切点レジスタは一般にアドレス・バスからアドレ
スを受取り、ついで前記アドレスと、区切点レジスタの
内容とを比較する。被受信アドレスと、区切点レジスタ
内に格納されている区切点アドレスもしくは区切点アド
レス範囲とが一致する場合には、データ処理システム内
の中央演算処理装置に信号が送られ、通常、データ処理
システムのユーザが指定した例外処理ルーチンが実行さ
れる。例外処理ルーチンでは、ユーザは、区切点信号に
遭遇するたびに、データ・プロセッサの内部レジスタを
表示するように指定できる。

【０００３】一部のケースでは、データ処理システムの
ユーザは、マスキング動作を用いて、区切点アドレスの
一定のビットが、アドレス・バス上のアドレスと、区切
点レジスタの内容との比較動作に加わらないよう阻止す
ることもある。一般に、マスキング動作は、オペランド
の所定のビットが、後続のデータ処理機能に加わらない
よう阻止する。代表的なデータ処理システムでは、マス
キング動作の間、静的マスクまたは動的マスクのいずれ
かを用いる。静的マスクは通常、データ処理システムの
ユーザが定義し、アドレスと、区切点レジスタの内容と
の比較動作が行われる前に実行される。一般に静的マス
クは、区切点アドレスの所定のビットが比較動作に加わ
らないよう阻止する条件付きマスクである。

【０００４】これに対して、動的マスクは比較動作の発
生と同時点で定義され、実行される。通常、動的マスク
の値は、区切点アドレスへのアクセスのサイズに対応し
て可変的に一致するように修正される。アクセスのサイ
ズは、バイトからカッド・ワードまで変化させることが
できる。

【０００５】

【発明が解決しようとする課題】データ処理システムの
設計は通常、静的マスキングまたは動的マスキング動作
のいずれかを実行する。静的マスク機能によって、デー
タ処理システムのユーザは、区切点アドレス内の一定の
ビットを条件付きでマスクできる。しかしながら、動的
マスク機能を使用すれば、区切点動作の間のフレキシビ
リティおよび効率性を増大できる。通常、前述のマスキ
ングの機能性が増加すると、これに伴い回路が複雑化
し、領域も制限されてくる。またマスキング動作の実行
に伴う実行時間の点から、システムの諸経費が大幅に増
大する可能性がある。そのため、システムの設計者は通
常、静的または動的アドレス・マスキング機構のいずれ
かを選択しなければならない。

【０００６】

【課題を解決するための手段】上述のニーズを満たすの
が本発明である。これにより、オペランド内の情報の静
的および動的マスキングを同時かつ独立して行うデータ
処理の１形態が提供される。このデータ処理システム
は、命令実行に応答してオペランドを提供する処理装置
によって構成される。またこの処理装置は、独立的に得
た第１および第２制御信号を出す。第１制御信号は、命
令実行前に定義された静的マスク情報を有し、第２制御
信号は、オペランドの第１部分から得た動的マスク情報
を有する。データ処理システムはまたドライバ手段によ
っても構成される。ドライバ手段は第１および第２制御
信号を受信して、静的マスク値と、動的にマスク可能な
情報値の両方を選択的に提供する。前記の動的にマスク
可能な情報値は、オペランドと、第２制御信号の動的マ
スク情報とを結合することによって形成され、オペラン
ドの第２部分を動的にマスクする。データ処理システム
は、ドライバ手段に結合された被制御記憶手段によって
構成される。被制御記憶手段は一致値を含み、動的にマ
スク可能な情報値が被制御記憶手段に以前格納されたか
否かを示す一致突合せ信号を出す。被制御記憶手段は、
静的マスク情報信号を受信し、一致突合せ信号の発生と
同時にオペランドの第３部分を選択的にマスクする。上
記およびその他の特徴ならびに利点は、添付図面と共に
以下の詳細な説明によって明確に把握される。

【０００７】

【実施例】データ処理システムにおいて、連想記憶メモ
リ（ＣＡＭ）は、記憶アドレス・ロケーションではなく
データ内容をベースにして、格納された要素を識別する
メモリである。ＣＡＭは通常、列とカラムの形態で配列
される１つの配列を形成するＣＡＭセルによって形成さ
れる。従来のＣＡＭ配列アーキテクチャは、一般に情報
に対して同時かつ並行してアクセスし、比較的短時間の
間に、多くの動作を完了するデータ処理システムを提供
する。このユニークなＣＡＭ配列のアーキテクチャは、
多くのデータ処理システムでアプリケーションが認めら
れている。たとえば、ＣＡＭ配列の並行処理によって、
従来のメモリ実行より短時間で、メモリの大量のデータ
をデータ処理システムから検索できる。ＣＡＭ配列をア
ドレス変換キャッシュ（ＡＴＣ）として用いるより高度
なアプリケーションでは、ＣＡＭ配列によって、ユーザ
はデータ処理システム内のメモリ・スペースの各部分を
割当，制御およびアクセスできる。

【０００８】本発明においては、ＣＡＭ配列は区切点動
作を実行する論理回路に組み込まれている。区切点動作
は通常、プログラム内の所定のアドレスにおいて、ソフ
トウェア・プログラムの現実行に割り込むことを、デー
タ処理システムに合図する。この所定のアドレスを一般
に区切点アドレスと言う。データ処理システムでは、区
切点アドレスの値は通常ユーザが定義し、区切点レジス
タ内に格納される。アドレス・バス上のアドレスと、区
切点レジスタ内に格納された区切点アドレスもしくは区
切点アドレス範囲が一致する場合には、データ処理シス
テム内の中央演算処理装置に区切点信号が与えられ、区
切点機能に関連した例外処理ルーチンを実行する。たと
えば、システムのユーザは、区切点信号に遭遇する度
に、例外処理ルーチンがデータ・プロセッサの内部レジ
スタを示すように指定できる。

【０００９】場合によっては、システムのユーザは、マ
スキング動作を使用して、一定のビットをアドレス・バ
ス上のアドレスと区切点アドレスとの比較動作の対象か
ら外すこともできる。静的マスクは、比較動作が行われ
る前に定義し、実行する。動的マスクは、比較動作が行
われるのと同時点で定義し、実行する。本発明は、区切
点動作の間に、静的マスク動作と動的マスク動作の両方
を実行する。

【００１０】図１に示すのは、連想記憶装置および区切
点装置のための共用の制御およびドライブ回路を持つデ
ータ処理システム１０のブロック図である。区切点装置
は静的にも動的にもマスクできる。データ処理システム
１０は一般に、中央演算処理装置（ＣＰＵ）１２，サイ
ズ・デコーダ１４，複数の連想記憶メモリ（ＣＡＭ）ド
ライバ２０，例外処理装置２２，複数の区切点レジスタ
２４，ＣＡＭ配列２６およびランダム・アクセス・メモ
リ（ＲＡＭ）配列２８を有する。ＣＡＭ配列２６および
ＲＡＭ配列２８をまとめて「アドレス変換キャッシュ」
（ＡＴＣ）３０という。

【００１１】ＣＰＵ１２は、サイズ・バス１３を介し
て、サイズ・デコーダ１４に複数の入力信号を与える。
サイズ・バス１３はＫビット幅であり、ここでＫは整数
である。図の本発明の実施例では、サイズ・バス１３が
転送する情報は、動的マスクの符号化値であり、この値
は区切点レジスタ２４の中に格納された区切点アドレス
値、またはＣＡＭ配列２６に格納されたアドレス値のい
ずれかのアクセスのサイズを示す。一般に両方のアドレ
ス値はデータ処理システム１０のユーザが決定し、バイ
ト長，ハーフワード長，ワード長，ダブルワード長およ
びカッドワード長の各種サイズでアクセスできる。

【００１２】代表的な複数の区切点レジスタ内における
動的マスクの実行例を以下の例で説明する。動的マスク
はＣＡＭ配列２６内で同様に実行される。データ処理シ
ステムの動作中、論理アドレス・バスによってＣＰＵ１
２から転送された各アドレス値は、複数の区切点レジス
タ内に格納された区切点アドレス値と１つずつ比較され
る。各アドレス値は１バイトの情報に相当するので、ア
ドレス・ロケーションでは１バイトがアクセスできる。
しかしながら、ハーフワードのアドレスは２バイトの情
報を必要とする。ハーフワードのアドレスは１６進アド
レス＄０、ならびに＄２，＄４および＄６など２の倍
数である他の１６進アドレスでのみアクセスできる。同
様に、１ワードのアドレスのアクセスでは、４バイトの
情報を必要とし、１ワードのアドレス値は１６進アドレ
ス＄０、ならびに＄４および＄８など４の倍数である
他の１６進アドレスのところでアクセスできる。データ
処理システム１０のユーザが、区切点レジスタの１つに
区切点アドレス値＄５を格納したと仮定しよう。１バイ
トのアクセスを実施する場合には、アドレス＄５にアク
セスする場合にのみ、区切点アドレス値と論理アドレス
とが一致できる。ハーフワードのアクセスが実施される
場合には、アドレス＄４にアクセスする場合に一致が認
められる。アドレス＄５にアクセスする場合でも一致す
るが、アドレス境界によって、アドレス＄５〜アドレス
＄６にハーフワードのアクセスを行うより、アドレス＄
４からハーフワードのアクセスを開始すべきだと判断さ
れる。同様に、１ワードのアクセスを実施する場合に
は、アドレス＄４，アドレス＄５，アドレス＄６または
アドレス＄７の１つにアクセスするときに、一致が認め
られる。

【００１３】サイズ・デコーダ１４の複数の出力信号
は、区切点アドレスの中のどのビットをマスクして、上
述の動的マスキング機能を実施すべきか指示する。サイ
ズ・デコーダ１４は、Ｋ入力信号を複数のＮ出力信号に
デコードする。ここでＮは整数である。サイズ・デコー
ダ１４の複数のＮ出力信号は１つずつ、Ｎビット幅の
「動的マスク」というラベルが付いたバスを介して、複
数のＣＡＭドライバ２０の１つの第１入力に接続され
る。

【００１４】サイズ・デコーダ１４が実行するデコード
動作の例を、以下の例に示す。Ｋは３、Ｎは４に等し
く、サイズ・デコーダ１４は３つの入力信号および４つ
の出力信号を持つと仮定する。

【００１５】

【表１】

【００１６】データ処理システム１０のユーザは１バイ
トのアドレス値にアクセスすると仮定する。符号化され
たサイズ信号は２進数値０１１をとり、これが２進数の
動的マスク値００００に変換される。通常、マスク・ビ
ット値１は、対応するアドレス・ビットが、比較動作に
加わらないように阻止する。このケースでは、動的マス
ク値には値１を有するビットがないので、区切点レジス
タに格納された区切点アドレスの全ビットが、アドレス
・バス上のアドレスと比較される。各区切点レジスタの
アドレスは１バイトの情報を格納するので、比較動作の
間、全ビットが検査されることになる。一方、システム
のユーザが１ワードの情報にアクセスした場合には、サ
イズ信号は２進数値０１０をとり、対応するマスク信号
は２進数値００１１をとる。この例では、下位２ビット
が値１をとり、そのため、アドレス・バス上の現アドレ
スと区切点アドレスとの比較処理への参加が、効果的に
非アクティブ化される。対応するアドレスの下位２ビッ
トが比較動作に加わらないよう阻止されるので、１ワー
ドの区切点アドレスが効果的にマスクされる。

【００１７】また静的マスクも、データ処理システム１
０で実行できる。前述のように、静的マスクは、区切点
レジスタに格納されたアドレスにアクセスする前に、デ
ータ処理システムのユーザが決定しなければならない。
静的マスク信号の各ビットの値は、Ｍビット幅の「静的
マスク」というラベルが付いたバスを介してＣＰＵ１２
が提供する。ここでＭは整数である。静的マスク信号の
各ビットは、静的マスク・バス１５によって複数のＣＡ
Ｍドライバ２０の各ドライバの第２入力に接続される。

【００１８】論理アドレスの各ビットは、論理アドレス
・バス１１によって、複数のＣＡＭドライバ２０の各ド
ライバの第２入力信号に接続される。複数のＣＡＭドラ
イバ２０は、論理アドレス・バス１１上のアドレスと、
複数の区切点レジスタ２４およびＣＡＭ配列２６の両方
との間で、バッファの働きをする。

【００１９】ＣＰＵ１２は、「ストア制御」というラベ
ルが付いた信号を、複数のＣＡＭドライバ２０の各１個
のドライバの第４入力に与える。ストア制御信号は、複
数の区切点レジスタ２４またはＣＡＭ配列２６に情報が
現在格納されたか否かを示す制御入力である。さらに、
電気接地信号が、複数のＣＡＭドライバ２０の各ドライ
バの第５入力に接続される。

【００２０】図２は、複数のＣＡＭドライバ２０の１つ
の論理回路を表したものである。動的マスク信号の１ビ
ットが、複数のＣＡＭドライバ２０の各ドライバにおい
て、第１マルチプレクサ３２の第１入力に接続されてい
る。電気接地信号は、第１マルチプレクサ３２への第２
入力を与える。ストア制御信号は、第１マルチプレクサ
３２と、第２マルチプレクサ３４の両方に制御入力を与
える。論理アドレスの１ビットは、第２マルチプレクサ
３４の第１入力に接続されている。第２マルチプレクサ
３４の第２入力は、１ビットの静的マスク信号によって
与えられる。第１マルチプレクサ３２および第２マルチ
プレクサ３４は、ストア制御信号の値に依存して、１個
の入力信号のみを、論理回路の残りの部分に伝播できる
ようにする。

【００２１】マルチプレクサ３２が出す出力信号は、Ｎ
ＯＲゲート３８，ＮＯＲゲート４０の両方に第１入力を
与える。マルチプレクサ３４が出す出力信号は、インバ
ータ３６に第１入力を、ＮＯＲゲート４０に第２入力を
与える。インバータ３６の出力は、ＮＯＲゲート３８の
第２入力に接続されている。ＮＯＲゲート３８の出力
は、「Ｑｉ」というラベルが付いた信号であり、ＮＯＲ
ゲート４０の出力は「反転Ｑｉ」というラベルが付いた
信号である。Ｑｉ信号および反転Ｑｉ信号は、区切点レ
ジスタ２４とＣＡＭ配列２６の両方に入力を与えてお
り、それぞれビット・ラインおよび反転ビット・ライン
信号と言う。Ｑｉ信号は、ＣＡＭドライバ２０の１対の
複数出力信号であり、それぞれ「Ｑａ」，「反転Ｑａ」
〜「Ｑｚ」，「反転Ｑｚ」というラベルが付いている。

【００２２】複数のＣＡＭドライバ２０の動作を以下の
例に示す。データ処理システム１０のユーザが、静的マ
スク情報を、区切点レジスタ２４またはＣＡＭ配列２６
に格納すべきだと決定する場合には、ストア制御信号
は、論理値１でアサートされる。第１マルチプレクサ３
２は、電気接地信号を、ＮＯＲゲート３８，ＮＯＲゲー
ト４０の両方の第１入力に伝播することができる。第２
マルチプレクサ３４は、１ビットの静的マスク信号を、
インバータ３６の第１入力およびＮＯＲゲート４０の第
２入力に伝播することができる。ついで、ＮＯＲゲート
３８の出力は、静的マスクビットの値を反映し、ＮＯＲ
ゲート４０の出力は、静的マスクビットの反転値を反映
する。その結果、静的マスクビットの値は、区切点レジ
スタ２４またはＣＡＭ配列２６のいずれかの対応するビ
ット・セル（図２は示さない）に格納される。ストア制
御信号がアサートされず、論理値ゼロをとる場合には、
第１マルチプレクサ３２は、１ビットの動的マスク信号
を、ＮＯＲゲート３８，ＮＯＲゲート４０の両方の第１
入力に伝播することができる。ついで第２マルチプレク
サ３４は、１ビットの論理アドレス信号を、インバータ
３６の第１入力およびＮＯＲゲート４０の第２入力に伝
播することができる。動的マスク・ビットの値がゼロの
場合には、論理アドレス・ビットの値はＮＯＲゲート３
８によって出力され、論理アドレス・ビットの反転値は
ＮＯＲゲート４０によって出力される。そこで複数のＣ
ＡＭドライバ２０は、論理アドレス・バス１１上のアド
レスと、複数の区切点レジスタ２４とＣＡＭ配列２６の
両方との間で、バッファの役割を果たす。

【００２３】しかしながら、動的マスク・ビットの値が
１である場合には、ＮＯＲゲート３８，ＮＯＲゲート４
０の両方が出す出力信号はともにゼロである。１ビット
の動的マスク信号が２進数値１をとる場合には、Ｑｉお
よび反転Ｑｉ信号はともに値ゼロをとる。両方の信号の
ゼロは、区切点レジスタ２４またはＣＡＭ配列２６での
対応するロケーションに格納された情報が、データ処理
システム１０のユーザが指定する動作に加わらないよう
阻止する。両方の信号のゼロは、対応するロケーション
の情報をマスクする。

【００２４】区切点レジスタ２４およびＡＴＣ３０の構
造の詳細を示したのが図３である。ＡＴＣ３０はＣＡＭ
配列２６およびＲＡＭ配列２８によって形成される。区
切点レジスタ２４およびＣＡＭ配列２６は一般に、Ａ列
およびＹカラムで配列されている複数のビット・セル６
０によって構成される。ここでＡおよびＹは共に整数で
ある。また、Ａは複数のＣＡＭドライバ２０の出力の数
の半分に等しい。この実施例において、Ａは（ａ−ｚ）
に等しい。ビット・セル６０はそれぞれマスク可能な専
用ＣＡＭセルである（図示せず）。「Ｑａ」，「反転Ｑ
ａ」〜「Ｑｚ」，「反転Ｑｚ」というラベルが付いた複
数のＣＡＭドライバ２０からの複数の出力信号は、第１
の複数のビット・ライン入力信号および反転ビット・ラ
イン入力信号を、区切点レジスタ２４，ＣＡＭ配列２６
の両方に与える。複数のＣＡＭドライバ２０はまた第１
制御信号を、区切点レジスタ２４およびＣＡＭ配列２６
に与える。第１制御信号は、データ処理システム１０の
ユーザが指定した機能を実行する。

【００２５】複数のＣＡＭワード・ライン・ドライバ４
２は、区切点レジスタ２４とＣＡＭ配列２６の両方の中
にあるビット・セル６０の各列の第２入力に結合してい
る。複数のＣＡＭワード・ライン・ドライバ４２は、
「ワード・ライン」というラベルが付いた信号を与え
る。ワード・ライン信号がアクティブ化されると、区切
点レジスタ２４またはＣＡＭ配列２６内の対応する情報
列との間で、情報の書き込み、または読取りが行われ
る。ＣＡＭ読取りドライバおよびラッチ４８は、１カラ
ムのビット・セル６０の複数の第１の出力信号に接続さ
れている。ＣＡＭ読取りドライバおよびラッチ４８は、
区切点レジスタ２４およびＣＡＭ配列２６の当該カラム
のビット・セル６０をアクティブ化し、ビット・セル６
０に格納された情報を読み取ることができるようにす
る。その後、データ処理システム１０のユーザの決定に
応じて、今後の使用に備えて情報がラッチされる。

【００２６】図４に示すように、ビット・セル６０は、
データ・セル５６、ならびに区切点レジスタ２４および
ＣＡＭ配列２６の両方の中にある対応するマスク・セル
５８によって構成される。本発明の１つの形態では、デ
ータ・セル５６は標準ＣＡＭセルとして実行され、対応
するマスク・セル５８は標準ＲＡＭ（ランダム・アクセ
ス・メモリ）セルとして実行される。ＣＡＭドライバ２
０は、Ｑｉおよび反転Ｑｉ信号を、それぞれデータ・セ
ル５６の第１入力および第２入力に与える。Ｑｉおよび
反転Ｑｉ信号は、複数の「Ｑａ」〜「Ｑｚ」および「反
転Ｑａ」〜「反転Ｑｚ」の１つである。Ｑｉおよび反転
Ｑｉ信号は、データ・セル５６に格納すべきデータを提
供し、その後、格納されたデータと情報とを比較する。
格納されたデータは一致値ともいう。さらに、ビット・
セル６０がアクティブ化されて読み取られると、ビット
・セル６０から読み取られた情報が、Ｑｉおよび反転Ｑ
ｉ信号を介して提供される。「情報ワード・ライン」と
いうラベルが付いた第１制御ラインは、データ・セル５
６の第１制御入力に接続されている。情報ワード・ライ
ンは、データ・セル５６との間で、情報の書き込みまた
は読取りができるようにする。

【００２７】データ・セル５６は、比較機能の間、排他
的ＯＲゲートとして機能する。Ｑｉ信号が入力する情報
は、データ・セル５６に以前格納された情報と比較され
る。Ｑｉ信号と以前書き込まれた情報とが一致しない場
合には、データ・セル５６は「マスク制御」というラベ
ルが付いた第１出力信号をアサートする。Ｑｉ信号と、
以前書き込まれた情報とが一致する場合には、マスク制
御信号はアサートされない。データ・セル５６の第２出
力は「突合せ」というラベルが付いた信号であり、これ
は論理値１に予め設定されている。突合せ信号は、デー
タ処理システム１０のユーザに対して、比較動作の間
に、現在データ・セル５６に入力されている情報と、デ
ータ・セル５６の以前格納された内容とが一致したこと
を示す。ＣＡＭドライバ２０はまた、マスク・セル５８
の第１，第２入力のそれぞれに、Ｑｉおよび反転Ｑｉ信
号を与える。Ｑｉおよび反転Ｑｉ信号は、マスク・セル
５８に格納すべきデータを提供する。通常、マスク・セ
ル５８に格納されたデータは、１ビットの所定の静的マ
スク値を表す。「静的マスク・ワード・ライン」という
ラベルが付いた第１制御ラインは、マスク・セル５８の
第１制御入力に接続されている。静的マスク・ワード・
ラインは、マスク・セル５８との間で、情報の書き込み
または読取ることができるようにする。比較動作の間、
マスク・セル５８は、「静的マスク情報」というラベル
が付いた信号を与える。静的マスク情報は、データ処理
システム１０のユーザに対して、アドレスの個々のビッ
トが、比較動作の対象から外されているか否かを示す。

【００２８】データ・セル５６およびマスク・セル５８
の内容は、第１トランジスタ６２および第２トランジス
タ６４に組み込まれる。マスク制御信号は、制御電極に
入力を与え、突合せ信号は、第１トランジスタ６２の第
１電流電極に入力を与える。第１トランジスタ６２の第
２電流電極は、第２トランジスタ６４の第１電流電極に
接続されている。第２トランジスタ６４の第２電流電極
は、電気接地基準電圧に接続されている。静的マスク情
報は、インバータ６３に入力を与える。インバータ６３
の出力信号は、第２トランジスタ６４の第１制御電極に
接続されている。

【００２９】ビット・セル６０の構造は、データ処理シ
ステムにおいて、情報の静的および動的マスキングを同
時に行うことを可能にしている。動的マスク情報は、Ｑ
ｉおよび反転Ｑｉ信号によって導入され、静的情報は静
的マスク情報信号によって導入される。１回の比較動作
の間、静的マスク機能および動的マスク機能が同時に実
行される。

【００３０】たとえば、突合せ信号における論理レベル
１は、比較動作の間に、データ・セル５６に現在入力さ
れる情報と、以前格納されたデータ・セル５６の内容と
が一致することを示すと仮定しよう。データ・セル５６
に現在入力される情報が、動的マスク機能を用いてマス
クされている場合には、Ｑｉおよび反転Ｑｉ信号が共に
論理値ゼロをとるようになる。Ｑｉおよび反転Ｑｉ信号
が共に同一の論理値を有する場合には、データ・セル５
６によって構成される標準ＣＡＭが効果的に非アクティ
ブ化される。そのため、ビット・セル５６は突合せ信号
の値に影響を及ぼすことはできず、突合せ信号は引き続
き論理レベル１にとどまる。

【００３１】同様のケースで、Ｑｉおよび反転Ｑｉ信号
によってデータ・セル５６に現在入力される情報が動的
マスク機能を用いてマスクされていないと仮定しよう。
比較動作の間、データ・セル５６は排他的ＮＯＲゲート
として機能する。Ｑｉ信号が入力する情報は、データ・
セル５６で以前格納された情報と比較される。Ｑｉ信号
と、以前書き込まれた情報とが一致しない場合には、デ
ータ・セル５６は、「マスク制御」というラベルが付い
た第１出力信号をアサートする。これによって、トラン
ジスタ６２がアクティブ化される。Ｑｉ信号と、以前書
き込まれた情報とが一致する場合には、データ・セル５
６は、マスク制御信号をアサートせず、トランジスタ６
２はアクティブ化されない。そのため、突合せ信号は論
理レベル１のままとなり、データ処理システム１０のユ
ーザに対して一致したことを示す。

【００３２】マスク・セル５８は、同時に静的マスク情
報信号を与えて、静的マスク情報および動的マスク情報
を実行する。静的マスク値の個々のビットが設定されて
いない場合には、静的マスク情報信号は値ゼロをとる。
その結果、インバータ６３の出力は値１をとる。インバ
ータ６３の出力によってトランジスタ６４がアクティブ
化される。トランジスタ６２とトランジスタ６４の両方
が同時にアクティブ化される場合には、突合せ信号が、
電気接地レベルに引き込まれる。突合せ信号が電気接地
レベルに達することは、比較動作の間、データ・セル５
６に現在入力される情報と、データ・セル５６の以前格
納された内容とが一致したことを示す。静的マスク値が
設定されている場合には、静的マスク情報信号は値１を
とる。その結果、インバータ６３の出力は値ゼロをと
り、トランジスタ６４はアクティブ化されない。突合せ
信号は論理レベル１のままとなり、一致したことを示
す。ビット・セル６０が与える突合せ信号は、比較動作
に応答して、区切点レジスタ２４とＣＡＭ配列２６の両
方が出力する複数の信号の１つである。区切点レジスタ
２４は、比較動作に応答して、「区切点イネーブル１」
および「区切点イネーブル２」というラベルが付いた２
つの信号を与える。各区切点は、信号をアクティブ化し
て、区切点レジスタ２４の内容に格納された値の１つ
が、論理アドレス・バス１１によって現在転送された論
理アドレスもしくはアドレス範囲と同一であることを示
す。

【００３３】ＣＡＭ配列２６は、比較動作に応答して、
「突合せ０」〜「突合せ（Ｘ−１）」というラベルが付
いたＸ出力信号を、複数のデータ・ワードライン・ドラ
イバ４２に与える。突合せ０〜突合せ（Ｘ−１）信号の
個々の信号は、ＣＡＭ配列内に格納された１個のワード
が、ＣＡＭドライバ２０が転送したアドレスと同一であ
る場合にアサートされる。複数のデータ・ワードライン
・ドライバ４２は、ＲＡＭ配列２８の各列の複数の第１
入力信号に結合されている。複数のデータ・ワードライ
ン・ドライバ４２は、バッファとして働き、ＲＡＭ配列
２８内の所定の情報列を選択して、アドレス変換機能の
間に、どの列のＲＡＭ配列２８をアサートすべきか決定
する。

【００３４】突合せ０〜突合せ（Ｘ−１）の各信号が、
ＲＡＭ配列２８内の対応する１つのセルをアクティブ化
する場合には、ＲＡＭ配列２８は、被変換アドレス・バ
ス２３を介して、物理アドレス・バス２５に、物理アド
レスの対応する第１部分を提供する。物理アドレスの第
２部分は、低論理アドレス・バス２１を介して、論理ア
ドレスの一部を物理アドレス・バス２５に変換なしに転
送することによって提供される。物理アドレスの２つの
部分が１つにまとめられて、データ処理システム１０内
での情報のロケーションを示すアドレス信号を形成す
る。

【００３５】たとえば、論理アドレス・バス１１からＣ
ＡＭ配列２６に結合されている論理アドレス信号が、Ｃ
ＡＭ配列２６内に格納されたワードと同一だと仮定しよ
う。その結果、複数の突合せ０〜突合せ（Ｘ−１）信号
の１つがアサートされ、ＲＡＭ配列２８のロケーション
が選択される。被選択ＲＡＭ配列２８のロケーションに
格納されたアドレスは、被変換アドレス・バス２３を介
して、物理アドレス・バスに出力され、物理アドレス・
バ２５を介して転送された物理アドレスの最高位部分を
提供する。物理アドレス・バス２５を介して転送された
物理アドレスの最低位部分は、論理アドレス・バス１１
を介して転送された論理アドレスの所定の最低位部分と
同一である。

【００３６】ＲＡＭ配列２８内の所定の情報列が選択さ
れない場合には、「ＡＴＣミス」というラベルが付いた
出力信号がアサートされる。ＡＴＣミス信号は、ＣＡＭ
配列２６が出力した複数の突合せ０〜突合せ（Ｘ−１）
の１つが指定したアドレスに従って、ＲＡＭ配列２８の
ロケーションを選択できないことを示す。その結果、Ａ
ＴＣミス信号が、データ処理システム１０に出力され、
システムのユーザにエラーの発生を知らせる。

【００３７】複数のＲＡＭ平衡および書き込みドライバ
５０は、ＲＡＭ配列２８への複数の第２入力に接続され
ている。複数のＲＡＭ平衡および書き込みドライバ５０
は、バッファとして機能し、ＲＡＭ配列２８の複数の第
１入力に情報を転送する。複数のＲＡＭ平衡および書き
込みドライバ５０はまた、制御信号をＲＡＭ配列２８に
与える。制御信号はデータ処理システム１０のユーザが
指定した機能を実行する。複数のＲＡＭ読取りドライバ
およびラッチ５２は、ＲＡＭ配列２８の複数の出力信号
に接続されている。複数のＲＡＭ読取りドライバおよび
ラッチ５２は、ＲＡＭ配列２８のセルをアクティブ化
し、セルに格納された情報を読み取れるようにする。そ
の結果、データ処理システム１０のユーザの決定に応じ
て、今後の使用のため情報がラッチされる。

【００３８】区切点機能の間でもアドレス変換機能の間
でも、静的および動的マスク動作を同時に実行すると、
データ処理システムのフレキシビリティおよび効率性が
向上することを理解されたい。区切点アドレスのマス
ク、ならびにＣＡＭ配列２６に入力された情報のマスク
は、データ処理システムに少量の外部回路を増設すれ
ば、ユーザが効果的にかつ迅速に処理できる。

【００３９】以上により、静的マスクおよび動的マスク
を同時に行う両用の区切点装置のために、共用の制御お
よびドライブ回路を持つデータ・プロセッサが提供され
ることが明かとなる。上述の発明を実行するための構成
は他にも多くある。サイズ・デコーダ１４は任意の数の
入力信号および任意の数の出力信号を有することができ
る。また動的マスク値は、アドレス・アクセスのサイズ
以外に、制御信号または情報からも得られる。複数のＣ
ＡＭドライバ２０の実行は異なる方法によっても行うこ
とができる。たとえば、マルチプレクサ３２およびマル
チプレクサ３４は、制御信号に応答して、ただ１つの信
号をアクティブ化する機能を達成するものなら、どのよ
うな形態の論理回路で構成されてもよい。図２に示す論
理回路が実行する機能は、同様の機能を達成する回路を
使用すれば実行できるが、必ずしも図の論理回路と同一
である必要はない。統合型の区切点レジスタ２４および
ＣＡＭ配列２６内で用いられるビット・セル６０は、各
種の構成を用いて実行できる。たとえば、統合型区切点
・ＣＡＭ装置では、データを提供するのに１つのビット
・ラインのみを使用し、反転ビット・ラインを使用しな
いビット・セル６０を使用するのが簡単である。場合に
よっては、統合型区切点・ＣＡＭ装置をロードし、読み
取る各種のデータ・パスを使用してもよい。また、比較
動作の間のビット・セル６０の機能を修正して、ユーザ
のニーズを反映させることができる。たとえば、排他的
ＯＲ機能をＡＮＤゲートと置き換えることができる。ま
た、静的マスク値および動的マスク値を同時に実行でき
るトランジスタ６２，６４は、任意の半導体製造手順で
実現できる。トランジスタ６２，６４は、ＣＭＯＳ，Ｍ
ＯＳ，バイポーラ，ガリウム砒素の製造工程を用いて製
造できる。またトランジスタ６２，６４を別の論理回路
と置き換えることもできる。同様に、別の形態では、区
切点アドレスと、論理アドレス・バス１１上の現在の論
理アドレスとが一致する場合に、区切点レジスタが出力
した区切点信号を、１つの一般的区切点信号にまとめて
もよい。

【００４０】本発明の原理を説明してきたが、当業者
は、この説明が例示目的だけのためで、本発明の範囲を
限定するものではないことを明確に把握している。した
がって、添付請求の範囲は、本発明の真正の意図および
範囲に属する本発明のすべての変形をカバーすることを
意図している。

【図面の簡単な説明】

【図１】本発明に基づき、静的および動的区切点機能を
同時に行うデータ・プロセッサを示す部分的ブロック図
である。

【図２】図１に示す複数のＣＡＭドライバの１つを示す
論理図である。

【図３】図１に示すアドレス変換キャッシュを示すブロ
ック図である。

【図４】図３に示すＣＡＭ配列の複数のビット・セルの
１つを示す部分的ブロック図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者ウィリアム・シー・モイヤーアメリカ合衆国テキサス州ドリッピング・スプリングス、ピアー・ブランチ・ロード 1005 (72)発明者ジョセフ・エイ・ギュティエレアメリカ合衆国テキサス州オースティン、エスペランサ・ドライブ11404

Claims

【特許請求の範囲】

【請求項１】オペランド内の情報の静的および動的マ
スキングを同時かつ独立して行うデータ処理システム
（１０）において、前記データ処理システムは；命令実
行に応答してオペランドを提供し、独立的に得た第１制
御（１５）信号および第２制御（１７）信号を提供する
処理装置（１２）であって、前記第１制御信号は命令実
行前に定義された静的マスク情報を有しており、第２制
御信号はオペランドの第１部分から得た動的マスク情報
を有する処理装置（１２）；処理装置（１２）に結合さ
れ、第１制御（１５）信号および第２制御（１７）信号
を受信するドライバ手段（２０）であって、前記ドライ
バ手段は、静的マスク値および動的にマスク可能な情報
値の両方を選択的に提供し、前記動的にマスク可能な情
報値は、オペランドと、第２制御信号の動的マスク情報
とを結合することによって、オペランドの第２部分を動
的にマスクするために提供されるドライバ手段（２
０）；および前記ドライバ手段（２０）に結合される被
制御記憶手段（３０）であって、前記被制御記憶手段
（３０）は一致値を含み、動的にマスク可能な情報値が
被制御記憶手段（３０）に以前格納されたか否かを示す
一致突合せ信号を選択的に提供し、また被制御記憶手段
は、静的マスク情報信号を受信し、一致突合せ信号の発
生と同時にオペランドの第３部分を選択的にマスクする
被制御記憶手段（３０）；によって構成されることを特
徴とする前記データ処理システム（１０）。
【請求項２】データ処理システム（１０）において、
オペランド内の情報の静的および動的マスキングを同時
かつ独立的に実施する方法であって、前記マスキング方
法は；命令実行に応答してオペランドを提供する命令実
行装置（１２）を提供し、独立的に得た第１および第２
制御信号（２０）を提供する段階であって、前記第１制
御信号は命令実行前に定義された静的マスク情報を有
し、第２制御信号は、オペランドの第１部分から得た動
的マスク情報を有する段階；第１および第２制御信号
（２０）のそれぞれに応答して静的マスク値と動的にマ
スク可能な情報値の両方を選択的に提供する段階であっ
て、前記マスク可能な情報値は、オペランドと、第２制
御信号の動的マスク情報とを結合して提供され、オペラ
ンドの第２部分を動的にマスクする段階；および一致値
を含む被制御記憶手段（３０）を提供する段階であっ
て、前記被制御記憶手段は、動的にマスク可能な情報値
が被制御記憶手段に以前格納されたか否かを示す一致突
合せ信号を選択的に提供し、また被制御記憶手段（３
０）は、静的マスク情報信号を受信し、一致突合せ信号
の発生と同時にオペランドの第３部分を選択的にマスク
することを特徴とする段階；によって構成されることを
特徴とする前記マスキング方法。
【請求項３】オペランド内の情報の静的および動的マ
スキングを同時かつ独立して行うデータ処理システム
（１０）であって、前記データ処理システムは；命令実
行に応答してオペランドを提供し、独立的に得た第１お
よび第２制御信号を提供する処理装置（１２）であっ
て、第１制御信号は命令実行前に定義された静的マスク
情報を有し、第２制御信号はオペランドの第１部分から
得た動的マスク情報を有する処理装置（１２）；処理装
置（１２）に結合され、第１制御信号および第２制御信
号を受信するドライバ手段（２０）であって、前記ドラ
イバ手段（２０）は、静的マスク値と動的にマスク可能
な情報値の両方を選択的に提供し、前記動的にマスク可
能な情報値は、オペランドと、第２制御信号の動的マス
ク情報を結合することによって提供される前記ドライバ
手段（２０）；ドライバ手段（２０）に結合され、一致
値を格納する情報記憶装置（２４）であって、前記情報
記憶装置（２４）は動的にマスク可能な情報値を受信
し、動的にマスク可能な情報値が情報記憶装置（２４）
に以前格納されたことを示す一致突合せ信号を提供する
ところの情報記憶装置（２４）；ドライバ手段（２０）
に結合され、静的マスク値を受信し、静的マスク制御信
号を提供する静的マスク記憶装置（２６）；および情報
記憶装置（２４）および静的マスク記憶装置（２６）の
両方に結合され、静的マスク制御信号に応答して一致突
合せ信号の論理状態を制御する制御手段（４２）；によ
って構成されることを特徴とするデータ処理システム
（１０）。