JPS62120550A - プログラムデバツグ方式 - Google Patents

プログラムデバツグ方式

Info

Publication number
JPS62120550A
JPS62120550A JP60260943A JP26094385A JPS62120550A JP S62120550 A JPS62120550 A JP S62120550A JP 60260943 A JP60260943 A JP 60260943A JP 26094385 A JP26094385 A JP 26094385A JP S62120550 A JPS62120550 A JP S62120550A
Authority
JP
Japan
Prior art keywords
address
holding means
instruction
comparison
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60260943A
Other languages
English (en)
Inventor
Masato Makishita
牧下 正人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60260943A priority Critical patent/JPS62120550A/ja
Publication of JPS62120550A publication Critical patent/JPS62120550A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 炎丘且1 本発明はプログラムデバッグ方式に関し、特に予め指定
されたアドレスがプログラムの実行に使用されたか否か
を検知するプログラムデバッグ方式に関する。
従来技術 従来、この種のプログラムデバッグ方式は、ハードウェ
アのスイッチや命令によって予め指定されたアドレスに
対して、そのアドレスの命令が実行されたりあるいはそ
のアドレスのデータが読み取り、書き込みあるいはその
いずれかが実行されたときに、プログラムの実行を(コ
ンピュータ装置のクロック停止によって)停止したり、
例外通知(割込み通知)によってプログラムへ通知する
方式となっている。
上述した従来のプログラムデバッグ方式では、命令の実
行や書き込みというような橢械的な条件による区別以外
には、予め指定されたアドレスに対する全てのプログラ
ムの実行が通知の対象となっでいる。従って、プログラ
ム上のデータ破壊というような問題に関してプログラム
デバッグを行う場合、指定されたアドレスに対して正常
な処理を行うプログラムの通知の中からまれに発生する
異常な処理を行うプログラムの通知を見つけ出さなけれ
ばならず、不要な通知が非常に多くなり処理速度を大幅
に低下させるという欠点がある。
発明の目的 本発明の目的は、不要な通知を削減するようにしてプロ
グラムのデバッグを高速かつ効率良く行うようにしたプ
ログラムデバッグ方式を提供することである。
発明の構成 本発明によれば、実行中の命令のアドレス及びその命令
が参照するデータのアドレスの1方と予め外部より指定
されたアドレスとの一致不一致を判別する第1の比較手
段を有し、この比較情報に応じてアドレスの使用状況を
プログラムへ通知するようにしたプログラムデバッグ方
式であって、前記実行中の命令のアドレス及びその命令
が参照するデータのアドレスの他方と予め外部より指定
されたアドレスとの一致不一致を判別する第2の比較手
段と、この第2の比較手段の比較対象の1部をマスクす
るためのマスク情報を予め外部より指定する手段とを設
け、前記第2の比較手段による比較情報を参照しつつ前
記アドレスの使用状況をプログラムへ通知するようにし
たことを特徴とするプログラムデバッグ方式が得られる
実施例 以下、図面を用いて本発明の詳細な説明する。
第1図は本発明の実施例の構成を示すブロック図であり
、第1の実行アドレス保持手段1と第1の指定アドレス
保持手段2とが設けられている。
この実行アドレス保持手段1は、コンピュータ装置が命
令を実行する場合に当該命令のアドレス若しくは当該命
令が参照するデータのアドレスを保持するものである。
指定アドレス保持手段2は、ハードウェア的スイッチや
命令等によって予め指定されたアドレスを保持するもの
であり、両保持手段1及び2の保持アドレスが比較判断
手段3にて比較され、一致不一致の判断がなされる。
第2の実行アドレス保持手段5と第2の指定アドレス保
持手段6とが設けられている。この第2の実行アドレス
保持手段5は、第1の実行アドレス保持手段が命令のア
ドレスを保持するものであれば当該命令が参照するデー
タのアドレスを保持するもので、またその逆であっても
良い。第2の指定アドレス保持手段6は、第1の指定ア
ドレス保持手段2の場合と同様にハードウェア的スイッ
チや命令等によって予め指定されたアドレスを保持する
ものである。
両保持手段5及び6の保持アドレスが比較判断手段8に
て比較され、一致不一致の判断がなされる。ここで、マ
スク保持手段7が設けられており、比較判断手段8の比
較アドレスのうち、このマスク保持手段7にて予め指定
された1部分がマスクされるようになっており、比較判
断の1部除外が行われるのである。
両比較判断手段3及び8の判断結果に応じて通知手段4
が通知出力を発生し、プログラムへの通知情報となる。
次に本発明の実施例の動作について、図面を参照し説明
する。一般に、コンピュータ装置が命令を実行する場合
、命令のアドレス及びその命令が参照するデータのアド
レスを保持するレジスタが存在する。デバッグの対象が
命令の実行かデータの参照かによって、それらのレジス
タのうちの1つが選択され、それが第1の実行アドレス
保持手段1となる。この場合のレジスタの選択は、従来
方式と同様に外部からの要求によってなされたり、また
特定のレジスタに固定したりするようにすることができ
、その方法については問わない。また、第1の実行アド
レス保持手段1の有効性の条件として命令の実行、デー
タの読み取り/書き込みの条件をつけることも行われて
いるが、その方法についてもここでは問わない。
第1の指定アドレス保持手段2は、ハードウェアのスイ
ッチあるいは命令によって指定されたアドレスを保持す
るレジスタである。第1の比較判断手段3は、第1の実
行アドレス保持手段1の内容と第1の指定アドレス保持
手段2の内容とを比較し、一致していたら通知手段4に
知らせる。
以上の処理と並行して、第2の実行アドレス保持手段5
.第2の指定アドレス保持手段6及び第2の比較判断手
段8によって同様の処理が行われる。但し、第2の実行
アドレス保持手段5としては、第1の実行保持手段1と
異なるレジスタが選ばれる。例えば、一方が、命令のア
ドレスなら他方はデータのアドレスとなる。しかし、同
じものが選ばれても実質的な影響は与えないので、rs
認のための手段は必要とされない。
また、第2の比較判断手段8の入力として、マスク保持
手段7の内容が加えられている。マスク保持手段7の役
割を第2図によって説明する。第2図のマスク保持手段
7は最上位2ビツトだけが各々゛1”であり、他は“0
″であり、よって第2の比較手段8による比較は最上位
2ビツトだけで行われ、他のビットについての比較はマ
スクされることを示ず。いま第2の指定アドレス保持手
段6の最上位2ビツトが’ o i ”であるため、第
2の実行アドレス保持手段5のアドレスがアドレス空間
9をA、B、C,Dに4等分したうちの第2番目の8を
指したときに、第2比較判断手段8が一致の報告を出す
ことになる。マスク保持手段7を第1の比較判断手段3
に適用することもできるが、必要性は少ない。
以上の処理により、通知手段4は第1の比較判断手段3
と第2の比較判断手段8の報告を受は入れるが、第1の
比較判断手段3の一方からだけ一致報告があった場合に
、プログラムの実行を停止したり例外通知によってプロ
グラムに知らせる。
その結果として、第1の指定アドレス保持手段2に命令
のアドレスをセットして第2の指定アドレス保持手段6
にデータのアドレスをセットした場合には、特定の命令
がアドレス空間9のB以外にあるデータを参照したら例
外通知が行われる。また、逆に第1の指定アドレス保持
手段2にデータのアドレスをセットして第2の指定アド
レス保持手段6に命令のアドレスをセラl−L、た場合
には、アドレス空間9のBにあるプログラムを除いたプ
ログラムがデータを参照したら例外通知が行われる。
発明の詳細 な説明したように、本発明によれば、特定のプログラム
及びその処理をデバッグの処理対象から除外することに
より、例外通知(割込み)回数を大幅に削減することが
でき、プログラムのデバッグを高速かつ効率良く行うこ
とができる。
【図面の簡単な説明】
第1図は本発明の実施例のブロック図、第2図は第1図
のブロックの動作を説明する図である。 主要部分の符号の説明 1.5・・・・・・実行アドレス保持手段2.6・・・
・・・指定アドレス保持手段3.8・・・・・・比較判
断手段 7・・・・・・マスク保持手段 8・・・・・・通知手段

Claims (1)

    【特許請求の範囲】
  1. 実行中の命令のアドレス及びその命令が参照するデータ
    のアドレスの1方と予め外部より指定されたアドレスと
    の一致不一致を判別する第1の比較手段を有し、この比
    較情報に応じてアドレスの使用状況をプログラムへ通知
    するようにしたプログラムデバッグ方式であって、前記
    実行中の命令のアドレス及びその命令が参照するデータ
    のアドレスの他方と予め外部より指定されたアドレスと
    の一致不一致を判別する第2の比較手段と、この第2の
    比較手段の比較対象の1部をマスクするためのマスク情
    報を予め外部より指定する手段とを設け、前記第2の比
    較手段による比較情報を参照しつつ前記アドレスの使用
    状況をプログラムへ通知するようにしたことを特徴とす
    るプログラムデバッグ方式。
JP60260943A 1985-11-20 1985-11-20 プログラムデバツグ方式 Pending JPS62120550A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60260943A JPS62120550A (ja) 1985-11-20 1985-11-20 プログラムデバツグ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60260943A JPS62120550A (ja) 1985-11-20 1985-11-20 プログラムデバツグ方式

Publications (1)

Publication Number Publication Date
JPS62120550A true JPS62120550A (ja) 1987-06-01

Family

ID=17354929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60260943A Pending JPS62120550A (ja) 1985-11-20 1985-11-20 プログラムデバツグ方式

Country Status (1)

Country Link
JP (1) JPS62120550A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08292903A (ja) * 1995-04-21 1996-11-05 Nec Corp 情報処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08292903A (ja) * 1995-04-21 1996-11-05 Nec Corp 情報処理装置

Similar Documents

Publication Publication Date Title
US6223338B1 (en) Method and system for software instruction level tracing in a data processing system
US5659679A (en) Method and apparatus for providing breakpoints on taken jumps and for providing software profiling in a computer system
US6282601B1 (en) Multiprocessor data processing system and method of interrupt handling that facilitate identification of a processor requesting a system management interrupt
US6253338B1 (en) System for tracing hardware counters utilizing programmed performance monitor to generate trace interrupt after each branch instruction or at the end of each code basic block
US6085218A (en) Monitoring processor execution cycles to prevent task overrun in multi-task, hard, real-time system
EP0702297B1 (en) A data processor with breakpoint circuit
RU2224280C1 (ru) Механизм обнаружения исключительных ситуаций потери значимости при спекулятивном выполнении операций с плавающей точкой согласно стандарту ииэр
US7003691B2 (en) Method and apparatus for seeding differences in lock-stepped processors
US5136714A (en) Method and apparatus for implementing inter-processor interrupts using shared memory storage in a multi-processor computer system
JP2002512396A (ja) 組込みシステムのためのリアルタイムデバッガインターフェース
JPS63279328A (ja) 仮想計算機システムのゲスト実行制御方式
US6785883B1 (en) Software system for tracing data
JPS62120550A (ja) プログラムデバツグ方式
JPH1196006A (ja) 情報処理装置
US5813039A (en) Guest execution control system, method and computer process for a virtual machine system
JPS6270947A (ja) デバグ割込み制御方式
JP3185780B2 (ja) システム監視装置及びその方法
JPS6349946A (ja) 演算処理装置
JPS63196952A (ja) 情報処理装置
JPH0314148A (ja) プログラム破壊検出装置
JPH11167500A (ja) エミュレータ装置のイベント回路及びデバッグシステム
JPH04367902A (ja) プログラマブルコントローラ
JPH0362233A (ja) アドレスマッチタイミングトレース機構
JPH0573356A (ja) デバツグ支援方法
JPH0784826A (ja) マイクロプロセッサ