JPS62229335A - アドレス比較回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアドレスの比較回路に関するものでめるＯ 蔵する情報処理装置に於いて、その障害探索手段の一つ
として広く用いられている。

一般な構成としては、比較すべきアドレスを外部から設
定し格納する比較アドレス格納回路と、この格納回路の
出力とＰｗアドレスバスのデータとを比較し、一致した
場合、一致信号金出力する比較回路を備えていた。

〔発明が解決しようとする問題点〕

しかしながら、例えは複数の入口を持つルーチンへの進
入タイミングをアドレス一致偏号として得たい場合、従
来の構成では、複数のアドレス比較回路を並列に並べな
い限シネｏＪ能でめったため、回路構成が複雑になると
いう問題がめった。

本発明の目的は、このよシな問題を解決し、簡単な構成
で柔軟なアドレス比較のでき・るアドレス比較回路を提
供することにろる。

〔問題点を解決するための手段〕

本発明のアドレス比較回路は、比較すべきアドレス全格
納した比較アドレス格納回路と、この比較アドレス格納
回路の各出カビーＩトと対応するアドレス入力データの
各ビー／　トとをそれぞれ比較する複数の比較回路と、
これら比較回路の各比較出力に対しマスクすべきビ雫ト
ヲ指示するマスク格納回路と、このマスク格納回路の出
力によって前記比較回路の各出力をそれぞれマスクする
複数のマスク回路と、これらマスク回路の各出力の一致
出力をとυ出す一致検出回路とを含み構成される。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明の一実施例のブロック図でろシ、上゛
Ｗアドレス幅が４と９トのものｔ示す。

比較アドレス格納回路ｌ、マスク格納回路２にはわらか
じめ外部から、それぞれ比較すべきアドレスと、比較し
ないアドレスのビットがセット嘔れている。例えは、比
較すべきアドレスが４番地及び５番地の場合、比較アド
レス格納回路ｌは（０１００）２が、マスク格納回路２
には（０００１）２がセヴトされる。ここに（）２は二
進数を示す。

比較回路１０〜１３は、比較アドレス格納回路ｌの出力
２０〜２３と、アドレスバスからのデータ６０〜６３と
の排他的論理利金とシ、その結果４０〜４３を出力する
。

マスク（ロ）路１５〜１８は、これら比較回路ｌＯ〜１
３の出力４０〜４３とマスク格納回路２の出力３０〜３
３との論理和をとシ、その結果５０〜５３ｆｔ出力する
。

また、一致検出回路３はマスク回路１５〜１８の出力５
０〜５３の論理積をとることによシ、その比較結果７０
ｔ−出力する。

以上の動作によシ、比較すべきアドレスが４番地及び５
番地の場合、アドレスバスからのデータ６０〜６３に（
０１００）２又は（０１０１）２が現われると、−玖検
出回ｗｒ３の出カフ０にはＩｌｌが出力される。

〔発明の効果〕

以上説明したように本発明は、アドレスの比較結果ｔビ
ット毎にマスク可能にすることにより、柔軟なアドレス
比較が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。 ｌ・・・・・・比較アドレス格納回路、２・・・・・・
マスク格納回路、３・・・・・・一致検出回路、ｌｏ〜
１３・・・・・・比較回路、１５〜１８・・・・・・マ
スク回路、２０〜２３・・・・・・比較アドレス出力、
３０〜３３・・・・・・マスク出力、４０〜４３・・・
・・・比較回路出力、５０〜５３・・・・・・マスク回
路出力、６０〜６３・・・・・・入力データ、筋　１　
図

Claims (1)

【特許請求の範囲】
1. 比較すべきアドレスを格納した比較アドレス格納回路と
   、この比較アドレス格納回路の各出力ビットと対応する
   アドレス入力データの各ビットとをそれぞれ比較する複
   数の比較回路と、これら比較回路の各比較出力に対しマ
   スクすべきビットを指示するマスク格納回路と、このマ
   スク格納回路の出力によって前記比較回路の各出力をそ
   れぞれマスクする複数のマスク回路と、これらマスク回
   路の各出力の一致出力を出す一致検出回路とを含むアド
   レス比較回路。