JPH05250215A - デバッグサポート機能内蔵データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 ひとつのアドレスの命令だけでなく、指定さ
れた領域に格納されている命令を実行した場合にもブレ
イク機能を使用できるようにしプログラムのデバッグを
容易にする。 【構成】 実行命令ブレイクポイントアドレスマスクレ
ジスタ１２８（第２の保持手段）と、実行命令ブレイク
ポイントアドレスレジスタ１２９（第３の保持手段）
と、マスク演算と比較を行なう比較器１３０を備え、実
行命令ブレイクポイントアドレスマスタレジスタに記憶
されている値を使用し実行された命令のアドレスをマス
クし、実行命令ブレイクポイントアドレスレジスタに記
憶されている値とを比較し、一致している場合は実行命
令ブレイクヒット信号を発生する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデバッグ機能内蔵データ
処理装置に関し、特にブレークポイントの検出に関す
る。

【０００２】

【従来の技術】図７は従来のパイプライン処理を行うデ
ータ処理装置の一例を示すブロック図である。図におい
て１は命令フェッチ部、２は命令デコード部、３は命令
実行部、６はデータバス、７はアドレスバスである。３
１はＰＣ（プログラムカウンタ）、３２はＰＳＷ（プロ
セッサ状態語）、３３は汎用レジスタ群、３４はＡＬ
Ｕ、３５はＤＢＣ（デバッグ制御レジスタ）、３６はＸ
ＢＰ（実行命令ブレークポイントレジスタ）である。

【０００３】次に動作について説明する。命令フェッチ
部１はメモリからデータバス７を介して外部メモリから
命令コードを取り込む。命令デコード部２は命令フェッ
チ部１から命令コードを取り出し、その命令コードを解
析してデコード結果を命令実行部３へ出力する。命令実
行部３は命令デコード部２から入力されたデコード結果
に従って汎用レジスタ３３、ＡＬＵ３４や図示しないそ
の他必要な装置を使用して指定された演算を実行し、必
要に応じて演算結果をメモリに書き込む。

【０００４】このようにパイプライン化されたデータ処
理装置においては各命令で指定される処理は３つに分解
され３つの処理を順番に実行することにより指定された
処理を完了する。各々３つの処理は異なる命令に対して
は並列動作させることが可能でありパイプライン処理を
行わない場合に比べ最大で３倍の処理能力を発揮でき
る。

【０００５】前記のようなパイプライン処理を行うデー
タ処理装置において、プログラムデバッグを容易にする
目的でいくつかの機能が備えられている。パイプライン
上に１つの命令のみを取り込み命令を１つづつ逐次実行
させる命令トレース機能、ある特定のアドレスの命令が
実行されたことを検出する実行命令ブレークポイント機
能などである。

【０００６】

【発明が解決しようとする課題】このように従来のパイ
プライン処理を行うデータ処理装置では、プログラムの
デバッグを行う場合、実行命令ブレークポイント機能を
使用することになる。実行命令ブレークポイント機能を
使用した場合にはある特定（ひとつ）のアドレスの命令
が実行されたことしか判別できない。

【０００７】この発明のデータ処理装置は、ひとつのア
ドレスではなく、指定された領域に格納されている命令
を実行した場合にもブレイク機能を使用できるようにし
プログラムのデバッグを容易にするという目的がある。
この発明のデータ処理装置の第２の目的は、アドレスで
ブレーク機能を使用するのではなく、指定された領域を
オペランドとしてアクセスした場合にもブレイク機能を
使用できるようにしプログラムのデバッグを容易にする
ことにある。この発明のデータ処理装置の第３の目的
は、アドレスやオペランドでブレーク機能を使用するの
ではなく、指定されたデータをアクセスした場合にもブ
レイク機能を使用できるようにしプログラムのデバッグ
を容易にすることにある。この発明のデータ処理装置の
第４の目的は、メモリに格納されるデータではなく、デ
ータ処理装置内部に格納されるべき指定されたデータを
アクセスした場合にもブレイク機能を使用できるように
しプログラムのデバッグを容易にすることにある。この
発明のデータ処理装置の第５の目的は制御情報が負荷さ
れた命令（たとえば、リングが指定されたプログラム）
を実行した場合にもブレイク機能を使用できるようにし
プログラムのデバッグを容易にすることにある。この発
明のデータ処理装置の第６の目的は、指定した複数条件
のブレイク検出が所定の組みあわせで行なわれた場合に
ブレイク処理を行なうようにしてプログラムのデバッグ
を容易にすることにある。

【０００８】

【課題を解決するための手段】この発明の第１の発明の
データ処理装置は、プログラムカウンタ（第１の保持手
段）と、実行命令ブレイクポイントアドレスマスクレジ
スタ（第２の保持手段）と、実行命令ブレイクポイント
アドレスレジスタ（第３の保持手段）と、マスク演算と
比較を行なう比較器を備えたものである。

【０００９】この発明の第２の発明のデータ処理装置
は、オペランドアドレスを保持するＡＡレジスタ（第１
の保持手段）と、オペランドブレイクポイントアドレス
マスクレジスタ（第２の保持手段）と、オペランドブレ
イクポイントアドレスレジスタ（第３の保持手段）と、
マスク演算と比較を行なう比較器を備えたものである。

【００１０】この発明の第３の発明のデータ処理装置
は、オペランドデータをＤＤレジスタから入力する第１
の手段と、ブレイクポイントデータマスクレジスタ（第
２の保持手段）と、ブレイクポイントデータレジスタ
（第３の保持手段）と、マスク演算と比較を行なう比較
器を備えたものである。

【００１１】この発明の第４の発明のデータ処理装置
は、オペランドデータを演算器から入力する第１の手段
と、ブレイクポイントデータマスクレジスタ（第２の保
持手段）と、ブレイクポイントデータレジスタ（第３の
保持手段）と、マスク演算と比較を行なう比較器を備
え、比較されるデータとして特に演算器からの演算結果
を使用するようにしたものである。

【００１２】この発明の第５の発明のデータ処理装置
は、リング値等の制御情報を保持するプロセッサ状態語
ＰＳＷ（第１の保持手段）と、ブレイクリングレジスタ
（第２の保持手段）と、比較を行なう比較器を備えたも
のである。

【００１３】この発明の第６の発明のデータ処理装置は
指定された複数条件のブレイクが検出されたとき、所定
の組みあわせであることを検出してブレーク検出信号を
出力する論理回路を備えたものである。

【００１４】

【作用】この発明の第１の発明のデータ処理装置は実行
命令ブレイクポイントアドレスマスクレジスタに記憶さ
れている値を使用し実行された命令のアドレスをマスク
し、実行命令ブレイクポイントアドレスレジスタに記憶
されている値とを比較し、一致している場合は実行命令
ブレイクヒット信号を発生する。

【００１５】この発明の第２の発明のデータ処理装置は
オペランドブレイクポイントアドレスマスクレジスタに
記憶されている値を使用しアクセスされたオペランドア
ドレスをマスクし、オペランドブレイクポイントアドレ
スレジスタに記憶されている値とを比較し、一致してい
る場合はオペランドブレイクヒット信号を発生する。

【００１６】この発明の第３の発明のデータ処理装置は
データブレイクポイントマスクレジスタに記憶されてい
る値を使用しアクセスされたデータをマスクし、データ
ブレイクポイントレジスタに記憶されている値とを比較
し、一致している場合はデータブレイクヒット信号を発
生する。

【００１７】この発明の第４の発明のデータ処理装置は
データブレイクポイントマスクレジスタに記憶されてい
る値を使用し演算器からの演算結果データをマスクし、
データブレイクポイントレジスタに記憶されている値と
を比較し、一致している場合はデータブレイクヒット信
号を発生する。

【００１８】この発明の第５の発明のデータ処理装置は
ブレイクリングレジスタに記憶されている値とPSW 中の
リング値とを比較し、一致している場合はリングブレイ
クヒット信号を発生する。

【００１９】この発明の第６の発明のデータ処理装置は
指定された複数の条件のブレイクが検出されたとき、所
定の組みあわせかを判定してブレイクヒット信号を発生
する。

【００２０】

【実施例】本発明のデータ処理装置は３段のパイプライ
ン処理を行なっており、命令フェッチ、デコード、実行
の３段階で命令を処理する。この発明のデータ処理装置
は転送命令、比較命令、算術演算命令、論理演算命令、
シフト命令、ビット操作命令、ビットフィールド命令、
ジャンプ命令などをサポートしている。また、デバッグ
サポート機能として各種ブレイク機能を有する。ブレイ
クポイントの検出に伴う処理はデータ処理装置が行なう
処理とプログラムによって行なわれる処理とに分類でき
る。データ処理装置が行なう処理としてはプログラムが
格納されているアドレスの生成、現在のデータ処理装置
の状態および次の命令のPC値の退避、ブレイク処理プロ
グラムへのジャンプがある。プログラムではブレイクの
内容を調査し対応する必要な処理を行ない元の命令列へ
復帰するリターン命令を実行する。リターン命令では先
ほど退避した情報を復帰し次の命令を実行する。

【００２１】実施例１．図１は第１の発明の実施例で、
１０１は外部メモリより命令をフェッチする命令フェッ
チ部、１０２は命令フェッチ部１０１でフェッチした命
令を解読する命令デコード部、１０３はデコード結果に
従い演算器などを制御し命令を実行する実行制御部であ
る。１０４はデータ処理装置内部のアドレスバスAAbus
、１０５はデータ処理装置内部のデータバスDDbus 、
１０６は命令フェッチアドレスを転送するためのCAbu
s、１０７は演算実行時の第１のソースデータを転送す
るS1bus、１０８は演算実行時の第２のソースデータを
転送するS2bus 、１０９は演算結果を転送するDObusで
ある。１１０はCAbusとAAbus との間にあって命令フェ
ッチ部から出力される命令フェッチアドレスを保持する
CAレジスタである。１１１はS1busとCAbusとに接続され
てジャンプ命令などで命令列が変わった場合の命令列の
先頭アドレスを保持するEBRレジスタ、１１２は命令デ
コード部とS1busに接続されて命令デコードによって切
り出した命令コード中に含まれる演算用データを保持す
るDISPレジスタである。１１３は命令実行に必要なバス
アクセスのアドレスを保持するAAレジスタである。１１
４は実行する命令の格納されているメモリの先頭アドレ
スを保持するプログラムカウンタPCである。１１５はス
タックポインタSPである。１１６は各種演算を行う算術
論理演算ユニットALU である。１１７は命令実行に必要
な中間データを保持する作業用レジスタであり複数個存
在する。１１８は汎用レジスタであり複数個存在する。
１１９はデバッグ制御レジスタでデータ処理装置に内蔵
のデバッグ機能を制御する。１２０はリードまたはライ
トされるオペランドデータを一時的に保持するDDレジス
タである。１２１はデータ処理装置の状態を示すプロセ
ッサ状態語PSW である。２３はオペランドブレイクポイ
ントアドレスを保持するOBP レジスタ、２４はオペラン
ドアクセスアドレスとOBPレジスタの値を比較するOBP比
較器、３４は比較器２４で比較の結果が一致した場合に
出力されるOBP ヒット信号である。１２８は実行命令ブ
レイクポイントアドレスマスクレジスタXBPMASK でPCの
一部をマスクするために使用される。１２９は実行命令
ブレイクポイントアドレスレジスタXBPADDR である。１
３０はXBP用比較器でPC,XBPMASK,XBPADDRが入力され、P
C値をXBPMASKでマスクした値がXBPADDR と一致するかど
うかを検出する。１３６は実行命令ブレイクポイントヒ
ット信号XBPヒットでPC値をXBPMASKでマスクした値がXB
PADDR と一致した場合に発生する。

【００２２】次に、動作を説明する。このデータ処理装
置で実行する命令の例として転送命令を取り上げる。命
令はアドレスh■00000000番地にあり、データh■ffff00
00をh■00001000番地に転送するものとする。ここでh■
は１６進数であることを示す。この命令はソースに関す
る命令コードが２ワード、デスティネーションに関する
命令コードが２ワードあるものとする。第１ワードは転
送のソースを指定するオペコード、第２ワードはソース
データh■ffff0000、第３ワードは転送のデスティネー
ションを指定するオペコード、第４ワードは転送先アド
レスのh■00001000である。１ワードは４バイトである
とするとこの命令はh■00000000からh■0000000f番地ま
である。アドレスh■00000010番地からh■0000001f番地
までは第２の転送命令、データh■ffffffffをh■000010
04番地に転送する命令があるものとする。第２の転送命
令の構成は第１の転送命令の構成と同様である。このデ
ータ処理装置は１度のバスアクセスで１ワードの命令コ
ードや最大１ワードのデータのアクセスを行う。

【００２３】本発明のデータ処理装置の通常の命令処理
動作を説明する。まず、リセットまたはジャンプ命令な
どにより命令の実行開始アドレスが決定され実行制御部
１０３の制御によりEBR にh■00000000がセットされ実
行開始信号を発生する。第１サイクルでは実行開始信号
によって命令フェッチ部はCAbusを通してEBRの内容を取
り込むと同時にCAレジスタに転送する。第２サイクルで
はCAレジスタに転送された命令フェッチアドレスはAAbu
s を通して外部アドレスバスADbus に出力されh■00000
000番地から上述の転送命令の命令コードを１ワードフ
ェッチする。命令フェッチ部ではこの命令フェッチサイ
クル中にこのアドレスに引き続く次の命令フェッチアド
レスを計算する。第３サイクルでは命令デコード部１０
２はフェッチされた命令コードを命令フェッチ部１０１
から取り出しデコードする。デコード途中で転送のソー
スデータが必要であることが判明するが、この時まだ命
令フェッチ部では第２ワードをフェッチ中でありデコー
ダに入力することができない。したがって命令デコード
部はデコード結果を実行制御部に出力しない。このサイ
クル中に命令フェッチ部では第２ワードが外部メモリよ
りフェッチされる。第４サイクルでは命令デコード部は
命令フェッチ部から第２ワード即ちソースデータh■fff
f0000を取り出しDISPレジスタ１１２に出力する。同時
に前サイクルでデコードした結果を実行制御部に出力す
る。命令フェッチ部は外部メモリから第３ワードをフェ
ッチする。第５サイクルでは実行制御部はデコード結果
を基にソースデータh■ｆｆｆｆ００００をＤＩＳＰレ
ジスタからS1bus を通してワーキングレジスタW0に転送
する。命令デコード部は命令フェッチ部から命令コード
即ちこの転送命令の第３ワードを取り出しデコードす
る。デコード途中で転送のデスティネーションに関する
データが必要であることが判明するが、この時まだ命令
フェッチ部では第４ワードをフェッチ中でありデコーダ
に入力することができない。したがって命令デコード部
はデコード結果を実行制御部に出力しない。命令フェッ
チ部は外部メモリから第４ワーをフェッチする。第６サ
イクルでは実行制御部はデコード結果待ちである。命令
デコード部は命令フェッチ部から第４ワード即ちデステ
ィネーションに関するデータh■00001000を取り出しDIS
Pレジスタ１１２に出力する。同時に前サイクルでデコ
ードした結果を実行制御部に出力する。命令フェッチ部
は外部メモリから次の命令コード（第２の転送命令の第
１ワード）をフェッチする。第７サイクルでは実行制御
部はデコード結果を基にワーキングレジスタW0からソー
スデータh■ffff0000をS2bus、ALU、DObus を通してDD
レジスタに転送する。同時にデスティネーションアドレ
スh■00001000をDISPレジスタからS1bus を通してAAレ
ジスタに転送する。命令デコード部は第２命令の第１ワ
ードをデコードする。このサイクルでは前記同様デコー
ド結果を実行制御部に出力しない。命令フェッチ部は第
２命令の第２ワード(h■ffffffff)をフェッチする。第
８サイクルではAAレジスタの値(h■00001000)をAAbusを
通して外部ADbusへ書き込みアドレスとして出力する。
そして、DDレジスタの値(h■ffff0000)をDDbus を通し
て外部Dbusへ書き込みデータとして出力する。これによ
ってh■00001000番地にデータh■ffff0000が転送され
る。命令デコード部は命令フェッチ部から第２命令の第
２ワードを取り出しDISPレジスタに出力する。同時に前
サイクルでデコードした結果を実行制御部に出力する。
命令フェッチ部は待ち状態である。第９サイクルでは実
行制御部はデコード結果を基にソースデータh■fffffff
fをDISPレジスタからS1bus を通してワーキングレジス
タW0に転送する。命令デコード部は命令コード待ちであ
る。命令フェッチ部は第２命令の第３ワードをフェッチ
する。第１０サイクルでは実行制御部はデコード結果待
ちである。命令デコード部は命令フェッチ部から命令コ
ード（第２命令の第３ワード）を取り出しデコードす
る。このサイクルでは前記同様デコード結果を実行制御
部に出力しない。命令フェッチ部は第２命令の第４ワー
ド(h■00001004)をフェッチする。第１１サイクルでは
実行制御部はデコード結果待ちである。命令デコード部
は命令フェッチ部から第２命令の第４ワードを取り出し
DISPレジスタに出力する。同時に前サイクルでデコード
した結果を実行制御部に出力する。命令フェッチ部は引
き続く命令コードをフェッチする。第１２サイクルでは
実行制御部はデコード結果を基にワーキングレジスタW0
からソースデータh■ffffffffをS2bus、ALU、DObus を
通してDDレジスタに転送する。同時にデスティネーショ
ンアドレスh■00001004をDISPレジスタからS1busを通し
てAAレジスタに転送する。命令デコード部は次の命令を
デコードする。命令フェッチ部は引き続く命令コードを
フェッチする。第１３サイクルではAAレジスタの値(h■
00001004)をAAbusを通して外部ADbusへ書き込みアドレ
スとして出力する。そして、DDレジスタの値(h■ffffff
ff)をDDbus を通して外部Dbusへ書き込みデータとして
出力する。これによってh■00001004番地にデータh■ff
ffffffが転送される。

【００２４】次に、実行命令ブレイク機能を使用するよ
うに設定されている場合の動作を説明する。実行命令ブ
レイクポイントマスクレジスタXBPMASK の値がh■fffff
f00、実行命令ブレイクポイントアドレスレジスタXBPAD
DR の値がh■00000000であるとする。第１サイクルから
第６サイクルまでは前記と同様の動作をする。第７サイ
クルでは実行制御部はデコード結果を基にワーキングレ
ジスタW0からソースデータh■ffff0000をS2bus、ALU、D
Obus を通してDDレジスタに転送する。同時にデスティ
ネーションアドレスh■00001000をDISPレジスタからS1b
us を通してAAレジスタに転送する。PC値をXBPMASK値で
マスクした値とXBPADDR値を比較する。この命令の先頭
アドレスはh■00000000であるのでPCの値はh■00000000
である。比較器１３０にXBPMASK、XBPADDRおよびPCを入
力する。比較器１３０においてマスク演算および比較が
行われる。PC値とXBPMASKの論理積をとりその結果(h■0
0000000)とXBPADDRとを比較すると一致しているのでXBP
hit信号１３６が発生する。XBPhit信号は実行制御部に
入力されると同時にDBC レジスタにもセットされる（設
定経路は図示していない）。命令デコード部は第２命令
の第１ワードをデコードする。このサイクルでは前記同
様デコード結果を実行制御部に出力しない。命令フェッ
チ部は第２命令の第２ワード(h■ffffffff)をフェッチ
する。第８サイクルではAAレジスタの値(h■00001000)
をAAbusを通して外部ADbusへ書き込みアドレスとして出
力する。そして、DDレジスタの値(h■ffff0000)をDDbus
を通して外部Dbusへ書き込みデータとして出力する。
これによってh■00001000番地にデータh■ffff0000が転
送される。転送が終了すると第７サイクルでXBPhit信号
が発生しているので次のサイクル以降で実行命令ブレイ
ク機能の処理を行う。 第９サイクルから実行命令ブレ
イク機能の処理を行う。まずベクタ番号を計算する。次
にこのベクタ番号からベクタテーブルエントリのあるア
ドレスを生成する。ベクタテーブルエントリからハンド
ラ（ブレイク機能処理用プログラム）の先頭アドレス(V
PC)およびハンドラ用PSW(VPSW)を読み込む。次にPSW の
値を更新する。そしてブレイク検出前のPSW の値および
次の命令のPC値などをスタックに退避する。つぎにVPC
をEBRレジスタにセットしハンドラにジャンプする。ハ
ンドラで必要な処理を実行した後、元の命令列へのリタ
ーン命令が指定されると退避した情報をスタックから読
み込みブレイク検出された次の命令即ち第２の転送命令
のアドレスにジャンプする。

【００２５】このジャンプによって前記と同様に第１か
ら第６サイクルまでの処理を行なう（ここでは命令フェ
ッチはアドレスh■00000010から始まる）。次に第７サ
イクルと同様、実行制御部はデコード結果を基にワーキ
ングレジスタW0からソースデータh■ffffffffをS2bus、
ALU、DObus を通してDDレジスタに転送する。同時にデ
スティネーションアドレスh■00001004をDISPレジスタ
からS1busを通してAAレジスタに転送する。PC値をXBPMA
SK値でマスクした値とXBPADDR値を比較する。この命令
の先頭アドレスはh■00000010であるのでPCの値はh■00
000010である。比較器１３０にXBPMASK、XBPADDRおよび
PCを入力する。比較器１３０においてマスク演算および
比較が行われる。PC値とXBPMASK の論理積をとりその結
果(h■00000000)とXBPADDRとを比較すると一致している
のでXBPhit 信号１３６が発生する。XBPhit信号は実行
制御部に入力されると同時にDBC レジスタにもセットさ
れる（設定経路は図示していない）。次の第８サイクル
ではAAレジスタの値(h■00001004)をAAbusを通して外部
ADbusへ書き込みアドレスとして出力する。そして、DD
レジスタの値(h■ffffffff)をDDbus を通して外部Dbus
へ書き込みデータとして出力する。これによってh■000
01004番地にデータh■ffffffffが転送される。転送が終
了すると前サイクルでXBPhit信号が発生しているので次
のサイクル以降で実行命令ブレイク機能の処理を行う。
このサイクルから前記同様実行命令ブレイク機能の処理
を行う。まずベクタ番号を計算する。次にこのベクタ番
号からベクタテーブルエントリのあるアドレスを生成す
る。ベクタテーブルエントリからハンドラ（ブレイク機
能処理用プログラム）の先頭アドレス(VPC)およびハン
ドラ用PSW(VPSW)を読み込む。次にPSW の値を更新す
る。そしてブレイク検出前のPSW の値および次の命令の
PC値などをスタックに退避する。つぎにVPCをEBRレジス
タにセットしハンドラにジャンプする。ハンドラで必要
な処理を実行した後、元の命令列へのリターン命令が指
定されると退避した情報をスタックから読み込みブレイ
ク検出された次の命令即ち第２の転送命令の次の命令の
アドレスにジャンプし命令の処理を開始する。

【００２６】実施例２．図２は第２の発明の第２の実施
例で、図１と同様の番号は同様の機能を有するものであ
る。２９は実行命令ブレイクポイントアドレスを保持す
るXBP レジスタ、３０はPC値とXBPレジスタの値を比較
するXBP比較器、３６は比較器３０で比較の結果が一致
した場合に出力されるXBPhit信号である。１２２はオペ
ランドブレイクポイントアドレスマスクレジスタOBPMAS
K でオペランドアドレスの一部をマスクするために使用
される。１２３はオペランドブレイクポイントアドレス
レジスタOBPADDRである、１２４はOBP用比較器でオペラ
ンドアドレス,OBPMASK,OBPADDRが入力され、オペランド
アドレスをOBPMASKでマスクした値がOBPADDRと一致する
かどうかを検出する。１３４はオペランドブレイクポイ
ントヒット信号OBPhitでオペランドアドレスをOBPMASK
でマスクした値がOBPADDRと一致した場合に発生する。

【００２７】次に、動作を説明する。このデータ処理装
置で実行する命令の例として前記同様の転送命令を取り
上げる。本発明のデータ処理装置の通常の命令処理動作
は前記と同様である。次に、オペランドブレイク機能を
使用するように設定されている場合の動作を説明する。
オペランドブレイクポイントマスクレジスタOBPMASKの
値がh■ffffff00、オペランドブレイクポイントアドレ
スレジスタOBPADDRの値がh■00001000であるとする。第
１サイクルから第６サイクルまでは前記と同様の動作を
する。第７サイクルでは実行制御部はデコード結果を基
にワーキングレジスタW0からソースデータh■ffff0000
をS2bus、ALU、DObus を通してDDレジスタに転送する。
同時にデスティネーションアドレスh■00001000をDISP
レジスタからS1bus を通してAAレジスタに転送する。命
令デコード部は第２命令の第１ワードをデコードする。
このサイクルでは前記同様デコード結果を実行制御部に
出力しない。命令フェッチ部は第２命令の第２ワード(h
■ffffffff)をフェッチする。第８サイクルではAAレジ
スタの値(h■00001000)をAAbusを通して外部ADbusへ書
き込みアドレスとして出力する。そして、DDレジスタの
値(h■ffff0000)をDDbus を通して外部Dbusへ書き込み
データとして出力する。これによってh■00001000番地
にデータh■ffff0000が転送される。同時に比較器１２
４にOBPMASK、OBPADDRおよびAAbus に出力された値を入
力する。比較器１２４においてマスク演算および比較が
行われる。オペランドアドレス（AAbusに出力された
値）とOBPMASKの論理積をとりその結果(h■00001000)と
OBPADDRとを比較すると一致しているのでOBPhit信号１
３４が発生する。OBPhit信号は実行制御部に入力される
と同時にDBCレジスタにもセットされる（設定経路は図
示していない）。転送が終了するとOBPhit信号が発生し
ているので次のサイクル以降でオペランドブレイク機能
の処理を行う。第９サイクルからオペランドブレイク機
能の処理を行う。まずベクタ番号を計算する。次にこの
ベクタ番号からベクタテーブルエントリのあるアドレス
を生成する。ベクタテーブルエントリからハンドラ（ブ
レイク機能処理用プログラム）の先頭アドレス(VPC)お
よびハンドラ用PSW(VPSW)を読み込む。次にPSW の値を
更新する。そしてブレイク検出前のPSW の値および次の
命令のPC値などをスタックに退避する。つぎにVPCをEBR
レジスタにセットしハンドラにジャンプする。ハンドラ
で必要な処理を実行した後、元の命令列へのリターン命
令が指定されると退避した情報をスタックから読み込み
ブレイク検出された次の命令即ち第２の転送命令のアド
レスにジャンプする。

【００２８】このジャンプによって前記と同様に第１か
ら第６サイクルまでの処理を行なう（ここでは命令フェ
ッチはアドレスh■00000010から始まる）。次に第７サ
イクルと同様、実行制御部はデコード結果を基にワーキ
ングレジスタW0からソースデータh■ffffffffをS2bus、
ALU、DObus を通してDDレジスタに転送する。同時にデ
スティネーションアドレスh■00001004をDISPレジスタ
からS1busを通してAAレジスタに転送する。次の第８サ
イクルではAAレジスタの値(h■00001004)をAAbusを通し
て外部ADbusへ書き込みアドレスとして出力する。そし
て、DDレジスタの値(h■ffffffff)をDDbusを通して外部
Dbusへ書き込みデータとして出力する。これによってh
■00001004番地にデータh■ffffffffが転送される。同
時に比較器１２４にOBPMASK、OBPADDRおよびAAbusに出
力された値を入力する。比較器１２４においてマスク演
算および比較が行われる。オペランドアドレス（AAbus
に出力された値）とOBPMASKの論理積をとりその結果(h
■00001000)とOBPADDRとを比較すると一致しているので
OBPhit信号１３４が発生する。OBPhit信号は実行制御部
に入力されると同時にDBCレジスタにもセットされる
（設定経路は図示していない）。転送が終了するとOBPh
it信号が発生しているので次のサイクル以降でオペラン
ドブレイク機能の処理を行う。このサイクルから前記同
様オペランドブレイク機能の処理を行う。まずベクタ番
号を計算する。次にこのベクタ番号からベクタテーブル
エントリのあるアドレスを生成する。ベクタテーブルエ
ントリからハンドラ（ブレイク機能処理用プログラム）
の先頭アドレス(VPC)およびハンドラ用PSW(VPSW) を読
み込む。次にPSWの値を更新する。そしてブレイク検出
前のPSW の値および次の命令のPC値などをスタックに退
避する。つぎにVPCをEBRレジスタにセットしハンドラに
ジャンプする。ハンドラで必要な処理を実行した後、元
の命令列へのリターン命令が指定されると退避した情報
をスタックから読み込みブレイク検出された次の命令即
ち第２の転送命令の次の命令のアドレスにジャンプし命
令の処理を開始する。

【００２９】実施例３．図３は第３の発明の実施例で、
図１、図２と同様の番号は同様の機能を有するものであ
る。１２５はデータブレイクポイントマスクレジスタDA
TMASK でオペランドデータの一部をマスクするために使
用される。１２６はブレイクポイントデータレジスタBP
DATAである、１２７はデータブレイク用比較器でオペラ
ンドデータ,DATMASK,BPDATAが入力され、オペランドデ
ータをDATMASKでマスクした値がBPDATAと一致するかど
うかを検出する。１３５はデータブレイクポイントヒッ
ト信号DAThitでオペランドデータをDATMASK でマスクし
た値がBPDATAと一致した場合に発生する。

【００３０】次に、動作を説明する。このデータ処理装
置で実行する命令の例として前記同様の転送命令を取り
上げる。本発明のデータ処理装置の通常の命令処理動作
は前記と同様である。次に、データブレイク機能を使用
するように設定されている場合の動作を説明する。デー
タブレイクポイントマスクレジスタDATMASK の値がh■f
fff0000、データブレイクポイントレジスタBPDATAの値
がh■ffff0000であるとする。第１サイクルから第６サ
イクルまでは前記と同様の動作をする。第７サイクルで
は実行制御部はデコード結果を基にワーキングレジスタ
W0からソースデータh■ffff0000をS2bus、ALU、DObus
を通してDDレジスタに転送する。同時にデスティネーシ
ョンアドレスh■00001000をDISPレジスタからS1bus を
通してAAレジスタに転送する。命令デコード部は第２命
令の第１ワードをデコードする。このサイクルでは前記
同様デコード結果を実行制御部に出力しない。命令フェ
ッチ部は第２命令の第２ワード(h■ffffffff)をフェッ
チする。第８サイクルではAAレジスタの値(h■0000100
0)をAAbusを通して外部ADbusへ書き込みアドレスとして
出力する。そして、DDレジスタの値(h■ffff0000)をDDb
us を通して外部Dbusへ書き込みデータとして出力す
る。これによってh■00001000番地にデータh■ffff0000
が転送される。同時に比較器１２７にDATMASK 、BPDATA
およびDDbus に出力された値を入力する。比較器１２７
においてマスク演算および比較が行われる。オペランド
データ（DDbusに出力された値）とDATMASKの論理積をと
りその結果(h■ffff0000)とBPDATAとを比較すると一致
しているのでDAThit信号１３５が発生する。DAThit信号
は実行制御部に入力されると同時にDBCレジスタにもセ
ットされる（設定経路は図示していない）。転送が終了
するとDAThit信号が発生しているので次のサイクル以降
でデータブレイク機能の処理を行う。第９サイクルから
データブレイク機能の処理を行う。まずベクタ番号を計
算する。次にこのベクタ番号からベクタテーブルエント
リのあるアドレスを生成する。ベクタテーブルエントリ
からハンドラ（ブレイク機能処理用プログラム）の先頭
アドレス(VPC)およびハンドラ用PSW(VPSW)を読み込む。
次にPSW の値を更新する。そしてブレイク検出前のPSW
の値および次の命令のPC値などをスタックに退避する。
つぎにVPCをEBRレジスタにセットしハンドラにジャンプ
する。ハンドラで必要な処理を実行した後、元の命令列
へのリターン命令が指定されると退避した情報をスタッ
クから読み込みブレイク検出された次の命令即ち第２の
転送命令のアドレスにジャンプする。

【００３１】このジャンプによって前記と同様に第１か
ら第６サイクルまでの処理を行なう（ここでは命令フェ
ッチはアドレスh■00000010から始まる）。次に第７サ
イクルと同様、実行制御部はデコード結果を基にワーキ
ングレジスタW0からソースデータh■ffffffffをS2bus
、ALU、DObusを通してDDレジスタに転送する。同時に
デスティネーションアドレスh■00001004をDISPレジス
タからS1busを通してAAレジスタに転送する。次の第８
サイクルではAAレジスタの値(h■00001004)をAAbusを通
して外部ADbusへ書き込みアドレスとして出力する。そ
して、DDレジスタの値(h■ffffffff)をDDbusを通して外
部Dbusへ書き込みデータとして出力する。これによって
h■00001004番地にデータh■ffffffffが転送される。同
時に比較器１２７にDATMASK、BPDATAおよびDDbus に出
力された値を入力する。比較器１２７においてマスク演
算および比較が行われる。オペランドデータ（DDbusに
出力された値）とDATMASKの論理積をとりその結果(h■f
fff0000)とBPDATAとを比較すると一致しているのでDATh
it信号１３５が発生する。DAThit信号は実行制御部に入
力されると同時にDBCレジスタにもセットされる（設定
経路は図示していない）。転送が終了するとDAThit信号
が発生しているので次のサイクル以降でデータブレイク
機能の処理を行う。 第９サイクルからデータブレイク
機能の処理を行う。まずベクタ番号を計算する。次にこ
のベクタ番号からベクタテーブルエントリのあるアドレ
スを生成する。ベクタテーブルエントリからハンドラ
（ブレイク機能処理用プログラム）の先頭アドレス(VP
C)およびハンドラ用PSW(VPSW)を読み込む。次にPSW の
値を更新する。そしてブレイク検出前のPSW の値および
次の命令のPC値などをスタックに退避する。つぎにVPC
をEBRレジスタにセットしハンドラにジャンプする。ハ
ンドラで必要な処理を実行した後、元の命令列へのリタ
ーン命令が指定されると退避した情報をスタックから読
み込みブレイク検出された次の命令即ち第２の転送命令
の次の命令のアドレスにジャンプし命令の処理を開始す
る。

【００３２】実施例４．図４は第４の発明の実施例で、
図３と同様の番号は同様の機能を有するものである。

【００３３】次に、動作を説明する。このデータ処理装
置で実行する命令の例として前記同様の転送命令を取り
上げる。本発明のデータ処理装置の通常の命令処理動作
は前記と同様である。次に、データブレイク機能を使用
するように設定されている場合の動作を説明する。デー
タブレイクポイントマスクレジスタDATMASK の値がh■f
fff0000、データブレイクポイントレジスタBPDATAの値
がh■ffff0000であるとする。第１サイクルから第６サ
イクルまでは前記と同様の動作をする。第７サイクルで
は実行制御部はデコード結果を基にワーキングレジスタ
W0からソースデータh■ffff0000をS2bus、ALU、DObus
を通してDDレジスタに転送する。同時にデスティネーシ
ョンアドレスh■00001000をDISPレジスタからS1bus を
通してAAレジスタに転送する。同時に比較器１２７にDA
TMASK、BPDATAおよびDObusに出力された値を入力する。
比較器１２７においてマスク演算および比較が行われ
る。オペランドデータ（DObusに出力された値）とDATMA
SKの論理積をとりその結果(h■ffff0000)とBPDATAとを
比較すると一致しているのでDAThit信号１３５が発生す
る。DAThit信号は実行制御部に入力されると同時にDBC
レジスタにもセットされる（設定経路は図示していな
い）。命令デコード部は第２命令の第１ワードをデコー
ドする。このサイクルでは前記同様デコード結果を実行
制御部に出力しない。命令フェッチ部は第２命令の第２
ワード(h■ffffffff)をフェッチする。第８サイクルで
はAAレジスタの値(h■00001000)をAAbusを通して外部AD
busへ書き込みアドレスとして出力する。そして、DDレ
ジスタの値(h■ffff0000)をDDbus を通して外部Dbusへ
書き込みデータとして出力する。これによってh■00001
000番地にデータh■ffff0000が転送される。転送が終了
すると前サイクルでDAThit信号が発生しているので次の
サイクル以降でデータブレイク機能の処理を行う。第９
サイクルからデータブレイク機能の処理を行う。まずベ
クタ番号を計算する。次にこのベクタ番号からベクタテ
ーブルエントリのあるアドレスを生成する。ベクタテー
ブルエントリからハンドラ（ブレイク機能処理用プログ
ラム）の先頭アドレス(VPC)およびハンドラ用PSW(VPSW)
を読み込む。次にPSW の値を更新する。そしてブレイク
検出前のPSW の値および次の命令のPC値などをスタック
に退避する。つぎにVPCをEBRレジスタにセットしハンド
ラにジャンプする。ハンドラで必要な処理を実行した
後、元の命令列へのリターン命令が指定されると退避し
た情報をスタックから読み込みブレイク検出された次の
命令即ち第２の転送命令のアドレスにジャンプする。

【００３４】このジャンプによって前記と同様に第１か
ら第６サイクルまでの処理を行なう（ここでは命令フェ
ッチはアドレスh■00000010から始まる）。次に第７サ
イクルと同様、実行制御部はデコード結果を基にワーキ
ングレジスタW0からソースデータh■ffffffffをS2bus、
ALU、DObus を通してDDレジスタに転送する。同時にデ
スティネーションアドレスh■00001004をDISPレジスタ
からS1busを通してAAレジスタに転送する。同時に比較
器１２７にDATMASK、BPDATAおよびDObus に出力された
値を入力する。比較器１２７においてマスク演算および
比較が行われる。オペランドデータ（DObusに出力され
た値）とDATMASKの論理積をとりその結果(h■ffff0000)
とBPDATAとを比較すると一致しているのでDAThit信号１
３５が発生する。DAThit信号は実行制御部に入力される
と同時にDBC レジスタにもセットされる（設定経路は図
示していない）。次の第８サイクルではAAレジスタの値
(h■00001004)をAAbusを通して外部ADbusへ書き込みア
ドレスとして出力する。そして、DDレジスタの値(h■ff
ffffff)をDDbus を通して外部Dbusへ書き込みデータと
して出力する。これによってh■00001004番地にデータh
■ffffffffが転送される。転送が終了すると前サイクル
でDAThit信号が発生しているので次のサイクル以降でデ
ータブレイク機能の処理を行う。 第９サイクルからデ
ータブレイク機能の処理を行う。まずベクタ番号を計算
する。次にこのベクタ番号からベクタテーブルエントリ
のあるアドレスを生成する。ベクタテーブルエントリか
らハンドラ（ブレイク機能処理用プログラム）の先頭ア
ドレス(VPC)およびハンドラ用PSW(VPSW)を読み込む。次
にPSW の値を更新する。そしてブレイク検出前のPSW の
値および次の命令のPC値などをスタックに退避する。つ
ぎにVPCをEBRレジスタにセットしハンドラにジャンプす
る。ハンドラで必要な処理を実行した後、元の命令列へ
のリターン命令が指定されると退避した情報をスタック
から読み込みブレイク検出された次の命令即ち第２の転
送命令の次の命令のアドレスにジャンプし命令の処理を
開始する。この実施例の説明では転送先としてメモリを
指定したが、転送先がレジスタの場合には第８サイクル
に相当するサイクルは存在しない。データブレイクの検
出にはDObusの出力を使用し第７サイクルで判定してい
るため、ALUを使用した演算結果が指定されたデータに
なった場合でも検出可能である。

【００３５】実施例５．この発明のデータ処理装置では
４レベルのリング保護を用いたメモリ保護を行なってい
る。リング値０から３では前アドレス空間の読みだしお
よび書き込みが可能であり、リング値３ではメモリ空間
の半分(h■00000000〜h■7fffffff)のみが読み書き可能
で、残りは読み出しのみ可能である。現在実行中のプロ
グラムのリング値はPSW中に設定されている。

【００３６】図５は第５の発明の実施例で、図１、図２
と同様の番号は同様の機能を有するものである。１３１
はPSW 中のリング値で、１３２はブレイクポイントリン
グレジスタBPRNGである。１３３はリングブレイク用比
較器でリング値,BPRNG が入力され、リング値がBPRNG
と一致するかどうかを検出する。１３７はリングブレイ
クポイントヒット信号RNGhitでリング値がBPRNGと一致
した場合に発生する。

【００３７】次に、動作を説明する。このデータ処理装
置で実行する命令の例として前記同様の転送命令を取り
上げる。本発明のデータ処理装置の通常の命令処理動作
は前記と同様である。次に、リングブレイク機能を使用
するように設定されている場合の動作を説明する。PSW
中のリングにはリング値０が設定され、BPRNGにも０が
設定されているものとする。第１サイクルから第６サイ
クルまでは前記と同様の動作をする。第７サイクルでは
実行制御部はデコード結果を基にワーキングレジスタW0
からソースデータh■ffff0000をS2bus、ALU、DObus を
通してDDレジスタに転送する。同時にデスティネーショ
ンアドレスh■00001000をDISPレジスタからS1bus を通
してAAレジスタに転送する。同時に比較器１３３にPSW
中のリング値およびBPRNGを入力する。比較器１３３に
おいて比較が行われる。リング値とBPRNG とを比較する
と一致しているのでRNGhit信号１３７が発生する。RNGh
it信号は実行制御部に入力されると同時にDBC レジスタ
にもセットされる（設定経路は図示していない）。命令
デコード部は第２命令の第１ワードをデコードする。こ
のサイクルでは前記同様デコード結果を実行制御部に出
力しない。命令フェッチ部は第２命令の第２ワード(h■
ffffffff)をフェッチする。第８サイクルではAAレジス
タの値(h■00001000)をAAbusを通して外部ADbusへ書き
込みアドレスとして出力する。そして、DDレジスタの値
(h■ffff0000)をDDbus を通して外部Dbusへ書き込みデ
ータとして出力する。これによってh■00001000番地に
データh■ffff0000が転送される。転送が終了するとRNG
hit信号が発生しているので次のサイクル以降でリング
ブレイク機能の処理を行う。第９サイクルからリングブ
レイク機能の処理を行う。まずベクタ番号を計算する。
次にこのベクタ番号からベクタテーブルエントリのある
アドレスを生成する。ベクタテーブルエントリからハン
ドラ（ブレイク機能処理用プログラム）の先頭アドレス
(VPC)およびハンドラ用PSW(VPSW)を読み込む。次にPSW
の値を更新する。そしてブレイク検出前のPSW の値およ
び次の命令のPC値などをスタックに退避する。つぎにVP
CをEBRレジスタにセットしハンドラにジャンプする。ハ
ンドラで必要な処理を実行した後、元の命令列へのリタ
ーン命令が指定されると退避した情報をスタックから読
み込みブレイク検出された次の命令即ち第２の転送命令
のアドレスにジャンプする。

【００３８】このジャンプによって前記と同様に第１か
ら第６サイクルまでの処理を行なう（ここでは命令フェ
ッチはアドレスh■00000010から始まる）。次に第７サ
イクルと同様、実行制御部はデコード結果を基にワーキ
ングレジスタW0からソースデータh■ffffffffをS2bus、
ALU、DObus を通してDDレジスタに転送する。同時にデ
スティネーションアドレスh■00001004をDISPレジスタ
からS1busを通してAAレジスタに転送する。同時に比較
器１３３にPSW中のリング値およびBPRNGを入力する。比
較器１３３において比較が行われる。リング値とBPRNG
とを比較すると一致しているのでRNGhit信号１３７が発
生する。RNGhit信号は実行制御部に入力されると同時に
DBC レジスタにもセットされる（設定経路は図示してい
ない）。次の第８サイクルではAAレジスタの値(h■0000
1004)をAAbusを通して外部ADbusへ書き込みアドレスと
して出力する。そして、DDレジスタの値(h■ffffffff)
をDDbus を通して外部Dbusへ書き込みデータとして出力
する。これによってh■00001004番地にデータh■ffffff
ffが転送される。転送が終了するとRNGhit信号が発生し
ているので次のサイクル以降でリングブレイク機能の処
理を行う。このサイクルからリングブレイク機能の処理
を行う。まずベクタ番号を計算する。次にこのベクタ番
号からベクタテーブルエントリのあるアドレスを生成す
る。ベクタテーブルエントリからハンドラ（ブレイク機
能処理用プログラム）の先頭アドレス(VPC)およびハン
ドラ用PSW(VPSW)を読み込む。次にPSW の値を更新す
る。そしてブレイク検出前のPSW の値および次の命令の
PC値などをスタックに退避する。つぎにVPCをEBRレジス
タにセットしハンドラにジャンプする。ハンドラで必要
な処理を実行した後、元の命令列へのリターン命令が指
定されると退避した情報をスタックから読み込みブレイ
ク検出された次の命令即ち第２の転送命令の次の命令の
アドレスにジャンプし命令の処理を開始する。

【００３９】実施例６．図６は第６の発明の実施例で、
図１、図２、図３、図４、図５と同様の番号は同様の機
能を有するものである。１３８は各種ブレイクヒット信
号を入力としBPhit信号１３９を生成する論理回路であ
る。BPhit信号１３９は実行制御部に入力される。１３
８では各種ブレイクヒット信号のアンド・オアなどの指
定の論理演算を行なう。

【００４０】次に、動作を説明する。このデータ処理装
置で実行する命令の例として前記同様の転送命令を取り
上げる。本発明のデータ処理装置の通常の命令処理動作
は前記と同様である。次に、実行命令ブレイク機能とオ
ペランドブレイク機能を使用するように設定され、さら
にブレイク生成回路１３８において命令実行ブレイクと
オペランドブレイクの両方が同時に検出された場合にブ
レイク処理を実行するように設定されている場合の動作
を説明する。実行命令ブレイクポイントマスクレジスタ
XBPMASKの値がh■ffffff00、実行命令ブレイクポイント
アドレスレジスタXBPADDRの値がh■00000000であり、オ
ペランドブレイクポイントマスクレジスタOBPMASKの値
がh■ffffff00、オペランドブレイクポイントアドレス
レジスタOBPADDRの値がh■00001000であるとする。第１
サイクルから第６サイクルまでは前記と同様の動作をす
る。第７サイクルでは実行制御部はデコード結果を基に
ワーキングレジスタW0からソースデータh■ffff0000をS
2bus、ALU、DObus を通してDDレジスタに転送する。同
時にデスティネーションアドレスh■00001000をDISPレ
ジスタからS1bus を通してAAレジスタに転送する。PC値
をXBPMASK値でマスクした値とXBPADDR値を比較する。こ
の命令の先頭アドレスはh■00000000であるのでPCの値
はh■00000000である。比較器１３０にXBPMASK、XBPADD
RおよびPCを入力する。比較器１３０においてマスク演
算および比較が行われる。PC値とXBPMASKの論理積をと
りその結果(h■00000000)とXBPADDRとを比較すると一致
しているのでXBPhit信号１３６が発生する。XBPhit信号
は実行制御部に入力されると同時にDBC レジスタにもセ
ットされる（設定経路は図示していない）。命令デコー
ド部は第２命令の第１ワードをデコードする。このサイ
クルでは前記同様デコード結果を実行制御部に出力しな
い。命令フェッチ部は第２命令の第２ワード(h■ffffff
ff)をフェッチする。第８サイクルではAAレジスタの値
(h■00001000)をAAbusを通して外部ADbusへ書き込みア
ドレスとして出力する。そして、DDレジスタの値(h■ff
ff0000)をDDbus を通して外部Dbusへ書き込みデータと
して出力する。これによってh■00001000番地にデータh
■ffff0000が転送される。同時に比較器１２４にOBPMAS
K、OBPADDRおよびAAbus に出力された値を入力する。比
較器１２４においてマスク演算および比較が行われる。
オペランドアドレス（AAbusに出力された値）とOBPMASK
の論理積をとりその結果(h■00001000)とOBPADDRとを比
較すると一致しているのでOBPhit信号１３４が発生す
る。OBPhit信号は実行制御部に入力されると同時にDBC
レジスタにもセットされる（設定経路は図示していな
い）。転送が終了するとXBPhit信号とOBPhit信号が共に
発生しているのでブレイク生成回路１３８でBPhit 信号
１３９が生成され実行制御部に入力され、次のサイクル
以降でブレイク機能の処理を行う。第９サイクルからブ
レイク機能の処理を行う。まずベクタ番号を計算する。
次にこのベクタ番号からベクタテーブルエントリのある
アドレスを生成する。ベクタテーブルエントリからハン
ドラ（ブレイク機能処理用プログラム）の先頭アドレス
(VPC)およびハンドラ用PSW(VPSW)を読み込む。次にPSW
の値を更新する。そしてブレイク検出前のPSW の値およ
び次の命令のPC値などをスタックに退避する。つぎにVP
CをEBRレジスタにセットしハンドラにジャンプする。ハ
ンドラで必要な処理を実行した後、元の命令列へのリタ
ーン命令が指定されると退避した情報をスタックから読
み込みブレイク検出された次の命令即ち第２の転送命令
のアドレスにジャンプする。

【００４１】

【発明の効果】第１の発明の効果は指定した領域に格納
された命令を実行した場合に実行命令ブレイク機能を起
動することができプログラムのデバッグを容易にするこ
とができることにある。

【００４２】第２の発明の効果は指定した領域をアクセ
スした場合にオペランドブレイク機能を起動することが
できプログラムのデバッグを容易にすることができるこ
とにある。

【００４３】第３の発明の効果は指定したデータの部分
をアクセスした場合にデータブレイク機能を起動するこ
とができプログラムのデバッグを容易にすることができ
ることにある。

【００４４】第４の発明の効果は比較されるデータとし
て演算器からの出力値を使用するのでデスティネーショ
ンがレジスタなどの場合でも指定したデータの部分をア
クセスした場合にデータブレイク機能を起動することが
できプログラムのデバッグを容易にすることができるこ
とにある。

【００４５】第５の発明の効果は指定した制御情報をも
つ命令を実行した場合にブレイク機能を起動することが
できプログラムのデバッグを容易にすることができるこ
とにある。

【００４６】第６の発明の効果は各種ブレイク機能の演
算結果によりブレイク処理を起動することができプログ
ラムのデバッグを容易にすることができることにある。

【図面の簡単な説明】

【図１】第１の発明の実施例のデバッグサポート機能内
蔵データ処理装置の構成を示すブロック図である。

【図２】第２の発明の実施例のデバッグサポート機能内
蔵データ処理装置の構成を示すブロック図である。

【図３】第３の発明の実施例のデバッグサポート機能内
蔵データ処理装置の構成を示すブロック図である。

【図４】第４の発明の実施例のデバッグサポート機能内
蔵データ処理装置の構成を示すブロック図である。

【図５】第５の発明の実施例のデバッグサポート機能内
蔵データ処理装置の構成を示すブロック図である。

【図６】第６の発明の実施例のデバッグサポート機能内
蔵データ処理装置の構成を示すブロック図である。

【図７】従来のデータ処理装置の構成を示すブロック図
である。

【符号の説明】

１０１ 命令フェッチ部 １０２ 命令デコード部 １０３ 実行制御部 １０４ AAbus １０５ DDbus １０６ CAbus １０７ S1bus １０８ S2bus １０９ DObus １１０ CAレジスタ １１１ EBRレジスタ １１２ DISPレジスタ １１３ AAレジスタ １１４ プログラムカウンタ(PC) １１５ スタックポインタ(SP) １１６ ALU １１７ ワーキングレジスタ(Wx) １１８ 汎用レジスタ(Rx) １１９ DBCレジスタ １２０ DDレジスタ １２１ PSW １２２ OBPMASKレジスタ １２３ OBPADDRレジスタ １２４ OBP比較器 １２５ DATMASKレジスタ １２６ BPDATAレジスタ １２７ DAT比較器 １２８ XBPMASKレジスタ １２９ XBPADDRレジスタ １３０ XBP比較器 １３１ RNG １３２ BPRNGレジスタ １３３ RNG較器 １３４ OBPhit信号 １３５ DAThit信号 １３６ XBPhit信号 １３７ RNGhit信号 １３８ ブレイク生成回路 １３９ BPhit信号

Claims (6)

【特許請求の範囲】
1. 【請求項１】 実行する命令のアドレスを保持する第１
   の保持手段と、マスクデータを保持する第２の保持手段
   と、ブーレクポイントを保持する第３の保持手段と、比
   較手段を備え、前記比較手段は前記第１の保持手段と第
   ２の保持手段に保持された内容の論理演算を行ない、前
   記論理演算結果と第３の保持手段に保持されたブレーク
   ポイントとを比較し、一致していることを検出する信号
   を発生することを特徴とするデバッグサポート機能内蔵
   データ処理装置。
2. 【請求項２】 オペランドアドレスを保持する第１の保
   持手段と、マスクデータを保持する第２の保持手段と、
   ブーレクポイントを保持する第３の保持手段と、比較手
   段を備え、前記比較手段は前記第１の保持手段と第２の
   保持手段に保持された内容の論理演算を行ない、前記論
   理演算結果と第３の保持手段に保持されたブレークポイ
   ントとを比較し、一致していることを検出する信号を発
   生することを特徴とするデバッグサポート機能内蔵デー
   タ処理装置。
3. 【請求項３】 オペランドデータを入力する第１の手段
   と、マスクデータを保持する第２の保持手段と、ブーレ
   クポイントを保持する第３の保持手段と、比較手段を備
   え、前記比較手段は前記第１の手段により入力されたデ
   ータと第２の保持手段に保持された内容の論理演算を行
   ない、前記論理演算結果と第３の保持手段に保持された
   ブレークポイントとを比較し、一致していることを検出
   する信号を発生することを特徴とするデバッグサポート
   機能内蔵データ処理装置。
4. 【請求項４】 前記第１の手段は演算器からオペランド
   データを入力することを特徴とする請求項３記載のデバ
   ッグサポート機能内蔵データ処理装置。
5. 【請求項５】 実行する命令の制御情報を保持する第１
   の保持手段と、マスクデータを保持する第２の保持手段
   と、比較手段を備え、前記比較手段は前記第１の保持手
   段と第２の保持手段に保持された内容を比較し、一致し
   ていることを検出する信号を発生することを特徴とする
   デバッグサポート機能内蔵データ処理装置。
6. 【請求項６】 所定の条件でブレイク検出信号を出力す
   る少なくとも２つ以上のブレイク検出機構を備え、前記
   ブレイク検出機構の出力である２以上のブレイク検出信
   号を入力し、指定される論理演算を行なう論理回路とを
   備え、前記論理演算結果にしたがって他のブレイク検出
   信号を発生することを特徴とするデバッグサポート機能
   内蔵データ処理装置。