JPS61296439A - デ−タ処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、データ処理技術さらにはシステム開発支援
装置に適用して特に有効な技術に関し、例えばマイクロ
コンピュータのプログラムのデバッグ装置に利用して有
効な技術に関する。

［背景技術］ マイクロコンピュータ・システムを使用するユーザーに
おけるプログラムの開発を支援するため。

ユーザー・プログラムのデバッグを行なう装置として、
例えば［株］日立製作所製６８０００デバッガのような
デバッグ装置がある。

しかしながら、従来のデバッガは、そのほとんどがソフ
トウェアに頼っている。しかも、このデバッガはデバッ
グ用のプログラムと同時にユーザー・プログラムを並行
して走らせるようなことができないとともに、従来のデ
バッガはユーザー・プログラムの実行開始、停止の条件
をアドレスによってしか設定できなかった。また、マイ
クロプロセッサは、一般に内部にデバッグ用に使用でき
る命令等のサポート機能を持っていない７そのため、従
来のデバッガは、デバッグ機能が弱いとともに、デバッ
グ効率が悪く、ユーザーにおけるシステム開発期間が長
くなるという不都合を有していた。

上記６８０００デバツガについては、［株］日立製作所
が昭和５９年８月に発行したｒ６８０００デバツガ　ユ
ーザーズマニュアル」参照。

［発明の目的］ この発明の目的は、マイクロコンピュータ・システム用
のプログラムを開発する場合におけるそのプログラムの
デバッグ効率を向上させ、システム開発期間を短縮でき
るようなデータ処理技術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、マイクロコンピュータ・システム用のプログ
ラムのデバッグを行なうデバッガ内に、プログラムの実
行開始、停止の条件を設定するアドレス設定用レジスタ
の他に、プログラムの分岐条件や内部レジスタの参照あ
るいは割込み信号の発生などの事象を監視するレジスタ
を設けて、アドレスバスの他にデータバスやコントロー
ルバス等を監視して予め設定した条件が成立したときに
、マイクロコンピュータに対する割込み信号を発生させ
て、プログラムの実行開始や停止、その他種棒の機能を
実現できるようにして、デバッグ機能を豊富化するとと
もに、ソフトウェアの負担を減少させて、デバッグ効率
を向上させ、ユーザーにおけるシステム開発期間を短縮
させるという上記目的を達成するものである。

［実施例］ 第１図は、本発明をマイクロコンピュータのデバッガに
適用した場合のシステムの概要を示すもので、この実施
例では、マイクロコンピュータＭＰＵに接続されたバス
Ｂ　’［Ｊ　Ｓ上の信号をデバッグサポータＤＢＧが監
視し、マイクロコンピュータＭＰＵに所定の事象の発生
を認知させるために割込みを使用するようになっている
。これによって。

マイクロコンピュータＭＰＵは、デバッグサポータＤＢ
Ｇから割込み信号が入力されるまで、他のプログラムが
実行できるようになり、実時間処理が保証される。

第２図に、上記デバッグサポータの一実施例のブロック
構成が示されている。

この実施例のデバッグサポータは、４個の比較回路Ｇ　
ＯＭ　Ｐ　１〜ＣＯＭＰ４を有しており、監視の対象と
なるバスＢＵＳには、アドレスバスの他データバスおよ
びコントロールバスが含まれるようにされている。

比較回路ＧＯＭＰ１〜ＣＯＭＰ４は、それぞれ所定の条
件を設定するレジスタと多入力型のコンパレータとから
構成されている。

すなわち、上記比較回路ＧＯＭＰ　１〜ＣＯＭＰ４内に
は、例えば第３図（Ａ）〜（Ｅ）に示すような、各種レ
ジスタ５ＡＲ−ＩＤＲが設けられている。

このうち比較回路ＣＯＭＰＩ内には、メモリ空間内の所
定のアドレス範囲の開始アドレスと終了アドレスを設定
するための開始アドレス設定レジスタＳＡＲと終了アド
レス設定レジスタＦＡＲが設けられ、監視すべきアドレ
ス範囲を任意に設定できるようにされている。

これによって、従来のデバッガでは、特定のアドレスが
アクセスされたときにのみプログラムの実行が停止され
るようになっていたものが、あるアドレス範囲を指定し
てブレーク（停止）をかけることができるようになる。

しかも、その開始アドレスおよび終了アドレスは、メモ
リ空間内での物理アドレスの他、例えばＸ−Ｙ座標面に
お番づるアドレスのような論理アドレスのいずれのアド
レスとしても設定できるようにされている。

また、比較回路ＣＯＭＰ２内は、プログラム中における
監視したい分岐条件（アドレス）を設定するための分岐
命令アドレス設定レジスタＢＡＲが設けられている。マ
イクロコンピュータでは、処理の流れを条件付分岐命令
により変えたりする、二とが行なわれるが、上記レジス
タＢＡＲに該当する分岐命令の入っているアドレスを設
定しておくことによって、プログラム実行中に所定の条
件を満足することにより着目する分岐が行なわれたか否
か監視することができるようにされる。

比較回路Ｃ０ＭＰａ内には、マイクロコンピュータの内
部レジスタのうち、レジスタ参照（アクセス）が行なわ
れたか否かを監視したいレジスタ番号を設定するための
レジスタ指定レジスタＲＤＲが設けられている。マイク
ロコンピュータは、内部レジスタの参照を外部から見る
ことができないものがあるが、内部レジスタのアクセス
状態が外部ピンに出力可能にされたマイクロコンピュー
タに対［）では、そのレジスタの参照が行なわれたか否
か監視できるようにされる。特に制限されないが、ここ
では１６個の内部１ノジスタを指定できるようにされて
いる。

さらに、比較回路ＧＯＭＰ４内には、割込み１ノベル指
定用のレジスタＩＤＲが設けられている。

このレジスタＩＩ）Ｒは、例えばＨＤ６８０００のよう
なマイクロコンピュータが受付は可能な７種類の割込み
レベルに対応して、第３図（Ｅ）のごとく７つのビット
を有するようにされている。監視したい割込みのレベル
に対応したビットに「】」を立てておくことにより、そ
のレベルの割込みが発生したか否かを監視できるように
される。

上記比較回路ＧＯＭＰ、〜ＣｏＭＰ４において、内部の
各レジスタＳＡＲ〜ＩＤＲに設定された条件とバスＢＵ
Ｓ上の信号とが一致すると、その内容がゲート０１〜Ｇ
４を介して割込信号発生制御回路ＩＯＣに供給される。

上記各ゲートＧ、〜Ｇ４は、例えば第３図（Ｆ）に示す
ような、機能指定レジスタＦＤＲを内部に有する機能制
御部Ｃ０ＮＴから出力される制御信号によって制御され
る。各ゲー１”Ｇｉが開かれると、対応する比較回路Ｃ
ＯＭＰｉから条件成立時の情報を割込信号発生制御回路
ＩＧＣに送る。

機能指定レジスタＦＤＲは、第３図ＣＦ）に示すように
割込み条件をマスクするか否か指定するピッＩ−Ｉ　Ｎ
　Ｔやレジスタ参照条件をマスクするか否か指定するピ
ッｌ−ＲＥ　Ｇおよび分岐条件をマスクするか否か指定
するビットＢＲ，Ｎ等を有する。

ビットＢＲＮ、ＲＥＧ、ＩＮＴが各々「１」にセットさ
れるとゲート６２〜Ｇ４が開かれて、比較回路ＣＯＭ　
Ｐ　２　＝　ＣＯＭ　Ｐ　４内のレジスタに設定された
条件が成立したときにその内容が割込信号発生制御回路
ＩＧＣに供給される。しかして、ピッ１−ＢＲＮ、ＲＥ
Ｇ、ＩＮＴが「０」にされていると、対応するゲートＧ
２〜Ｇ４が閉ざされて、たとえ各比較回路ＣＯＭＰ２〜
ＧＯＭＰ４内において条件が成立しても、その内容は割
込信号発生制御回路ＩＧｃに供給されない。これによっ
て、各条件にマスクがかけられて、マイクロコンピュー
タに対する割込み信号が形成されなくなる。

また、上記機能指定レジスタＦＤＲには、結合条件を設
定するためのビットＢＮＤが設けられているにのビット
ＢＮＤが「１」にセットされると、例えば第２図に示す
ように、アドレス範囲を監視する比較回路ＣＯＭＰ、と
割込みレベルを監視する比較回路ＣＯＭＰ４とからの信
号が入力されている結合条件制御回路ＢＣＣをコントロ
ールして、両方の条件が成立したときにのみ、各比較回
路ＧＯＭＰ１とＣＯＭＰ４から供給される情報が割込信
号発生制御回路ＩＧＣ内に取り込まれるようにされる。

一方、ビットＢＮＤが「０」にされていると、結合条件
が解除され、比較回路ｃ。

ＭＰ、とＧ　ＯＭ　Ｐ　４にお番ブる各々の条件成立時
にその内容が割込信号発生制御回路ＩＯＣに取り込まれ
るように制御される。

さらに、機能指定レジスタ参照条件には、比較回路ＣＯ
ＭＰ、内のレジスタにアドレス範囲を指定するときに、
論理アドレスとして設定するか物理アドレスとして設定
するか識別するための識別ビットＬ　／　Ｐと、比較回
路ＣＯＭ　Ｐ　１がパスＢＵＳ上のアドレス信号を、メ
モリの読出し状態のときに取り込んで比較するか、書込
み状態のときに取り込んで比較するかを指定するための
ビットＲ／Ｗと、アドレスがプログラム空間かデータ空
間かを指定するためのピッｌ−Ｐ　／　Ｄとが設けられ
ている。

これらのビットの組合せによる機能指定の一例が第１表
に示されている。

第１表 なお、マイクロコンピュータがメモリの読出し状態にあ
るか、書込み状態またはプログラムフェッチ状態にある
か否かは、比較回路ＧＯＭＰ、がバスＢＵＳ上のコント
ロール信号を監視することにより検知するようにされて
いる。

一方、上記比較回路ＣＯＭＰ、〜ＣＯＭ　Ｐ　４におい
て設定された状態が成立したときに、その内容が供給さ
れる上記割込信号発生制御回路ＩＧＣ内には、供給され
た内容を保持する４個の状態レジスタが設けられている
。

第４図には、この状態レジスタの構成例が示されている
。

このうち、第１の状態レジスタは、前記機能指定レジス
タＦＤＲに対応する事象発生レジスタＦＯＲである。こ
の事象発生レジスタＰＯＲは、比較回路Ｇ　ＯＭ　Ｐ　
４内に設定された割込みが検出されるとセットされる割
込み検出ピッｌ−Ｉ　Ｎ　Ｔと、比較回路ＧＯＭＰ３に
設定されたレジスタの参照が検出されるとセットされる
レジスタ参照検出ビットＲＥＧ、比較回路Ｇ　ＯＭ　Ｐ
　２に設定された分岐条件の発生が検出されるとセット
される分岐成立検出ビットＢＲＮおよび比較回路ＧＯＭ
Ｐ　１内に設定されたアドレス範囲がアクセスされたと
きにセットされるアクセス検出ビットＡＣＣとを有して
いる。

第２の状態レジスタは、比較回路ＣＯＭＰ４で検出され
た割込みのレベルを保持する割込みレベル発生レジスタ
ＩＯＲである。この割込みレベル発生レジスタＩＯＲは
、比較回路ＣＯＭ　Ｐ　Ｊ内の前記割込みレベル指定レ
ジスタＩＤＨに対応してマイクロコンピュータの７種類
のレベル割込みの発生を別々に保持することができるよ
うにされている。

第３の状態レジスタは、比較回路ＣＯＭ　Ｐ　ｓ内のレ
ジスタ指定レジスタＲＤＲに対応したレジスタ参照レジ
スタＲＲ，Ｒである。このレジスタ参照レジスタＲＲＲ
は、比較回路ＧＯＭＰ、において、上記レジスタ指定レ
ジスタＲＤＲに設定されているいずれかのＩノジスタが
参照されると、対応するビットに「１」がセットされる
ようにされている第４の状態レジスタは、比較回路ＧＯ
ＭＰ１において設定されたアドレス範囲がアクセスされ
たとき、そのアクセスされたアドレスまたは比較回路Ｃ
ＯＭＰ２〜ＣＯＭＰ４において各条件が成立したときの
アドレスが保持されるアクセス・アドレス・レジスタＡ
ＡＲである。このアクセス・アドレス・レジスタＡＡＲ
は、マイクロコンピュータＭＰＵからバスＢＵＳ上に出
力される２４ビツトのアドレス信号に対応して２４ビツ
ト構成にされている。アクセス・アドレス・レジスタＡ
ＡＲは２本以上設けておいて、結合条件が成立したとき
の２ヶ以上のアドレス内容を保持できるようにしてもよ
い。

次に、上記のごとく構成されたデバッグサポータを備え
たデバッガによるユーザー・プログラムのデバッギング
について説明する。

この実施例のデバッガにおいては、デバッグ用プログラ
ムの下にデバッグされるユーザー・プログラムが位置さ
れる。従って、マイクロコンピュータＭＰＵは、先ずデ
バッグ用プログラムを実行して、バスＢＵＳを介して第
２図に示す各比較回路ＧＯＭＰ、〜ＣＯＭＰ４内のレジ
スタや機能制御部Ｃ０ＮＴ内のレジスタ等の設定を行な
って、例えばブレークポイント（ユーザー・プログラム
の実行を停止させる位置）等の条件を設定する。

それから、デバッグ用プログラムを離れて、指定アドレ
スからユーザー・プログラムの実行に移る。そして、そ
の間バスＢＵＳ上の信号を上記比較回路Ｇ　ＯＭ　Ｐ　
１〜ＣＯＭ　Ｐ、が監視して、所定の条件が成立したと
きに、割込信号発生制御回路ＩＯＣから、マイクロコン
ピュータＭＰＵに対する割込み信号が発生される。する
と、マイクロコンピュータＭＰＵは、ユーザー・プログ
ラムの実行を停止し、デバッグ用プログラムに戻って割
込信号発生制御回路ＩＯＣ内の各状態レジスタｐ。

Ｒ−ＡＡＲ等を参照して、どのような条件で割込みが発
生したかを判定する。しかる後、マイクロコンピュータ
ＭＰＵは、デバッグ用プログラムに従って、予め用意さ
れている上記割込み成立条件に対応した処理を実行し１
例えばそのときのシステムの状態をモニタ装置（図示省
略）に表示して、オペレータの次の指令を待つ。

なお、上記実施例における各種条件設定用のレジスタは
一例であって、第３図および第４図に示すような構成に
限定されるものでない。また、本実施例のデバッグサポ
ータによって監視される信号は、対象となるシステムの
マイクロコンピュータに応じて種々変更可能であること
はいうまでもない。

［効果］ マイクロコンピュータ・システム用のプログラムのデバ
ッグを行なうデバッガ内に、プログラムの実行開始、停
止の条件を設定するアドレス設定用レジスタの他に、プ
ログラムの分岐条件や内部レジスタの参照あるいは割込
み信号の発生などの事象を監視するレジスタを設けて、
アドレスバスの他にデータバスやコントロールバス等を
監視して予め設定した条件が成立したときに、マイクロ
コンピュータに対する割込み信号を発生させて、プログ
ラムの実行開始や停止、その他種々の機能を実現できる
ようにしたので、デバッグ機能が豊富になるとともに、
ソフトウェア（デバッグ用プログラム）の負担が減少さ
れるという作用により、デバッグ効率が向上され、ユー
ザーにおけるシステム開発期間が短縮されるという効果
がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば前記実施例では、
デバッグサポータに設定された条件が成立したときに、
割込信号発生制御回路からマイクロコンピュータに対す
る割込み信号を発生させているが、それに限定されるも
のでなく１例えば設定された条件が成立したときに割込
信号発生制御回路から発生される信号をバスＢＵＳ上の
信号をトレースする回路に対するトレース開始あるいは
終了信号とするようなことも可能である。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマイクロコンピュー
タのデバッガに適用したものについて説明したが、それ
に限定されるものでなく、例えばマイクロコンピュータ
を用いたユーザー・システムのエミュレーション機能を
有するエミュレータもしくはシステム開発装置などにも
利用することができる。

【図面の簡単な説明】

第１図は、本発明が適用されるマイクロコンピュータの
デバッガのシステム構成の概略を示す構成図、 第２図は、デバッグサポータの一実施例を示すブロック
図。 第３図および第４図は、デバッグサポータ内に設けられ
る各種レジスタの構成例を示すもので、第３図は比較回
路および機能制御部内に設けられる制御レジスタ、また
第４図は割込信号発生制御回路内に設けられる状態レジ
スタの一例を示す説明図である。 ＭＰＵ・・・・マイクロプロセッサ、ＤＢＧ・・・・デ
バッグサポータ、ＢＵＳ・・・・バス（監視ライン）Ｃ
ＯＭＰｌ　〜ＣＯＭＰ４　””比較回路、Ｃ０ＮＴ・・
・・機能制御部、ＢＣＣ・・・・結合条件制御回路、Ｉ
ＯＣ・・・・割込信号発生制御部、ＦＤＲ・・・・機能
指定レジスタ、ＩＤＲ・・・・割込レベル指定レジスタ
、ＲＤＲ・・・・レジスタ指定レジスタ、ＢＡＲ・・・
・分岐命令アドレス設定レジスタ、ＳＡＲ・・・・開始
アドレス設定レジスタ、ＥＡＲ・・・・終了アドレス設
定レジスタ、ＦＯＲ・・・・事象発生レジスタ、ＩＯＲ
・・・・割込レベル発生レジスタ、Ｒ，ＲＲ・・・・レ
ジスタ参照レジスタ、ＡＡＲ・・・・アクセス・アドレ
ス・レジスタ。 第　　１　　図 Ｐ０ 第　　２　　図 ケＣ 第　　３　　図 第　　４　　図 口＝Ｉ日■旦ゴー−ニュ雪

Claims (1)

1. 【特許請求の範囲】 １、マイクロコンピュータと、これに接続されたバス上
   のアドレス信号、データ信号およびコントロール信号を
   監視して所定の条件が成立したときに上記マイクロコン
   ピュータに対し割込みを発生させる信号監視手段とを備
   えてなることを特徴とするデータ処理システム。 ２、上記信号監視手段は、条件設定用レジスタおよびこ
   のレジスタの内容とバス上の対応する信号とを比較する
   コンパレータとからなる複数個の比較回路と、これらの
   比較回路からの出力信号に基づいて割込み信号を発生し
   かつ成立した条件を保持する割込信号発生制御回路と、
   内部にレジスタを有しこのレジスタの内容に基づいて上
   記各比較回路の出力を選択的に割込信号発生制御回路に
   供給させる機能制御部とからなることを特徴とする特許
   請求の範囲第１項記載のデータ処理システム。