JPH08241225A - 評価装置 - Google Patents
評価装置Info
- Publication number
- JPH08241225A JPH08241225A JP7042719A JP4271995A JPH08241225A JP H08241225 A JPH08241225 A JP H08241225A JP 7042719 A JP7042719 A JP 7042719A JP 4271995 A JP4271995 A JP 4271995A JP H08241225 A JPH08241225 A JP H08241225A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- debug
- execution
- repeat
- execution control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】繰り返し命令の実行完了まで次の命令の書込み
を待たせることにより、命令の多重書込みを回避しつつ
シングル・ステップ実行における繰り返し命令のエミュ
レーションを可能にし、以てデバック精度の向上を図る
ことを目的とする。 【構成】逐次に入力されるデバッグ命令を実行してター
ゲットＣＰＵの動作をエミュレートする演算実行制御部
を有する評価装置において、実行中の命令が所定の繰り
返し命令（たとえばＲＥＰ命令）であるか否かを検出す
る繰り返し命令検出部と、繰り返し命令の実行が検出さ
れている間、デバッグ命令の前記演算実行制御部への書
き込みを行わず、繰り返し命令の実行が完了すると、デ
バック命令の前記演算実行制御部への書き込みを行うデ
バッグ命令保持／書込み部と、を備える。
を待たせることにより、命令の多重書込みを回避しつつ
シングル・ステップ実行における繰り返し命令のエミュ
レーションを可能にし、以てデバック精度の向上を図る
ことを目的とする。 【構成】逐次に入力されるデバッグ命令を実行してター
ゲットＣＰＵの動作をエミュレートする演算実行制御部
を有する評価装置において、実行中の命令が所定の繰り
返し命令（たとえばＲＥＰ命令）であるか否かを検出す
る繰り返し命令検出部と、繰り返し命令の実行が検出さ
れている間、デバッグ命令の前記演算実行制御部への書
き込みを行わず、繰り返し命令の実行が完了すると、デ
バック命令の前記演算実行制御部への書き込みを行うデ
バッグ命令保持／書込み部と、を備える。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＰＵ（Central Proc
essing Unit ）を搭載した電子システムの評価装置に関
し、とくにＩＣＥ（インサーキットエミュレータ）と呼
ばれる評価装置に関する。近年、様々な分野で、ＣＰＵ
を搭載した高機能な電子システムが作られるようになっ
てきた。プログラムを書き込んだＲＯＭ（Read Only Me
mory）を交換するだけで、容易にシステムの改修や機能
変更等を行なうことができ、きわめて柔軟性にすぐれた
システムを開発できるからである。ところで、こうした
電子システムにあっては、その高機能さゆえにハードウ
エアやソフトウエアの誤りを見つけ出す、いわゆるデバ
ッグ作業が相当に困難で、デバック支援のための評価装
置が欠かせない。
essing Unit ）を搭載した電子システムの評価装置に関
し、とくにＩＣＥ（インサーキットエミュレータ）と呼
ばれる評価装置に関する。近年、様々な分野で、ＣＰＵ
を搭載した高機能な電子システムが作られるようになっ
てきた。プログラムを書き込んだＲＯＭ（Read Only Me
mory）を交換するだけで、容易にシステムの改修や機能
変更等を行なうことができ、きわめて柔軟性にすぐれた
システムを開発できるからである。ところで、こうした
電子システムにあっては、その高機能さゆえにハードウ
エアやソフトウエアの誤りを見つけ出す、いわゆるデバ
ッグ作業が相当に困難で、デバック支援のための評価装
置が欠かせない。
【０００２】
【従来の技術】この種の評価装置としては、従来から、
デバッグ対象の電子システム（以下「ターゲット」と言
う）を擬似的に実行するインサーキットエミュレータ
（以下「ＩＣＥ」）と呼ばれるものが使用されている。
このＩＣＥは、ターゲットＣＰＵの代わりにＩＣＥ側の
ＣＰＵ（以下「エミュレーションＣＰＵ」と言う）を動
作させ、このエミュレーションＣＰＵの動作内容を逐一
エミュレータソフトウエアで追跡・監視することによっ
て、ターゲットの動作状態を総合的に判定するというも
のであり、一般に、「リアルタイム」や「シングル・ス
テップ」及び「ブレーク」、「リアルタイム・トレー
ス」といった様々な実行機能を有している。
デバッグ対象の電子システム（以下「ターゲット」と言
う）を擬似的に実行するインサーキットエミュレータ
（以下「ＩＣＥ」）と呼ばれるものが使用されている。
このＩＣＥは、ターゲットＣＰＵの代わりにＩＣＥ側の
ＣＰＵ（以下「エミュレーションＣＰＵ」と言う）を動
作させ、このエミュレーションＣＰＵの動作内容を逐一
エミュレータソフトウエアで追跡・監視することによっ
て、ターゲットの動作状態を総合的に判定するというも
のであり、一般に、「リアルタイム」や「シングル・ス
テップ」及び「ブレーク」、「リアルタイム・トレー
ス」といった様々な実行機能を有している。
【０００３】
【発明が解決しようとする課題】しかしながら、かかる
従来の評価装置にあっては、以下の理由から、シングル
・ステップ実行時において、「繰り返し命令」の評価を
行えないという問題点があった。すなわち、シングル・
ステップ実行では、ＩＣＥからエミュレーションＣＰＵ
に対して所定の命令サイクルごとに逐次にデバッグ命令
が与えられるが、たとえば「処理Ａをｎ回繰り返せ」と
いうリピート命令（ＲＥＰ命令）を実行する際には、エ
ミュレーションＣＰＵで処理Ａを繰り返している間に次
の命令サイクルに到達してしまうことがあり、この場
合、処理Ａの繰り返し期間中にもかかわらず、次の命令
がエミュレーションＣＰＵに書き込まれてしまう（いわ
ゆる命令の多重書込み）から、エミュレーションＣＰＵ
の動作に異常をきたすという不都合がある。
従来の評価装置にあっては、以下の理由から、シングル
・ステップ実行時において、「繰り返し命令」の評価を
行えないという問題点があった。すなわち、シングル・
ステップ実行では、ＩＣＥからエミュレーションＣＰＵ
に対して所定の命令サイクルごとに逐次にデバッグ命令
が与えられるが、たとえば「処理Ａをｎ回繰り返せ」と
いうリピート命令（ＲＥＰ命令）を実行する際には、エ
ミュレーションＣＰＵで処理Ａを繰り返している間に次
の命令サイクルに到達してしまうことがあり、この場
合、処理Ａの繰り返し期間中にもかかわらず、次の命令
がエミュレーションＣＰＵに書き込まれてしまう（いわ
ゆる命令の多重書込み）から、エミュレーションＣＰＵ
の動作に異常をきたすという不都合がある。
【０００４】そこで、従来の評価装置では、上記不都合
を避けるために、シングル・ステップ実行中の繰り返し
命令を禁止しているが、この対策では、デバッグ対象の
電子システムの一部の機能を評価することができず、デ
バッグ精度を向上するといった点で不十分であり、改善
すべき課題があった。
を避けるために、シングル・ステップ実行中の繰り返し
命令を禁止しているが、この対策では、デバッグ対象の
電子システムの一部の機能を評価することができず、デ
バッグ精度を向上するといった点で不十分であり、改善
すべき課題があった。
【０００５】
【目的】本発明は、このような問題点に鑑みてなされた
もので、繰り返し命令の実行完了まで、次の命令の書込
みを待たせることにより、命令の多重書込みを回避しつ
つ、シングル・ステップ実行における繰り返し命令のエ
ミュレーションを可能にし、以てデバック精度の向上を
図ることを目的とするものである。
もので、繰り返し命令の実行完了まで、次の命令の書込
みを待たせることにより、命令の多重書込みを回避しつ
つ、シングル・ステップ実行における繰り返し命令のエ
ミュレーションを可能にし、以てデバック精度の向上を
図ることを目的とするものである。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するためその原理図を図１に示すように、逐次に入力
されるデバッグ命令を実行してターゲットＣＰＵの動作
をエミュレートする演算実行制御部１を有する評価装置
において、実行中の命令が所定の繰り返し命令（たとえ
ばＲＥＰ命令）であるか否かを検出する繰り返し命令検
出部２と、繰り返し命令の実行が検出されている間、デ
バッグ命令の前記演算実行制御部１への書き込みを行わ
ず、繰り返し命令の実行が完了すると、デバック命令の
前記演算実行制御部１への書き込みを行うデバッグ命令
保持／書込み部３と、を備えたことを特徴とする。
成するためその原理図を図１に示すように、逐次に入力
されるデバッグ命令を実行してターゲットＣＰＵの動作
をエミュレートする演算実行制御部１を有する評価装置
において、実行中の命令が所定の繰り返し命令（たとえ
ばＲＥＰ命令）であるか否かを検出する繰り返し命令検
出部２と、繰り返し命令の実行が検出されている間、デ
バッグ命令の前記演算実行制御部１への書き込みを行わ
ず、繰り返し命令の実行が完了すると、デバック命令の
前記演算実行制御部１への書き込みを行うデバッグ命令
保持／書込み部３と、を備えたことを特徴とする。
【０００７】又は、逐次に入力されるデバッグ命令を実
行してターゲットＣＰＵの動作をエミュレートする演算
実行制御部１を有する評価装置において、実行中の命令
が所定の繰り返し命令であるか否かを検出する繰り返し
命令検出部２と、繰り返し命令の実行が検出されている
間、入力されたデバッグ命令を保持すると共に、繰り返
し命令の実行が完了すると、該保持していたデバッグ命
令を前記演算実行制御部１に書き込むデバッグ命令保持
／書込み部３と、を備えたことを特徴とする。
行してターゲットＣＰＵの動作をエミュレートする演算
実行制御部１を有する評価装置において、実行中の命令
が所定の繰り返し命令であるか否かを検出する繰り返し
命令検出部２と、繰り返し命令の実行が検出されている
間、入力されたデバッグ命令を保持すると共に、繰り返
し命令の実行が完了すると、該保持していたデバッグ命
令を前記演算実行制御部１に書き込むデバッグ命令保持
／書込み部３と、を備えたことを特徴とする。
【０００８】なお、特に限定しないが、４はＩＣＥ本
体、５はエミュレーションＣＰＵ、６はインターフェー
ス部である。
体、５はエミュレーションＣＰＵ、６はインターフェー
ス部である。
【０００９】
【作用】本発明では、演算実行制御部１で所定の繰り返
し命令が実行されると、その繰り返し命令が終了するま
で、デバッグ命令の演算実行制御部１への書き込みが禁
止され、又は、デバック命令がデバッグ命令保持／書込
み部３で保持される。そして、その繰り返し命令の実行
終了に伴って、デバッグ命令がデバッグ命令保持／書込
み部３から演算実行制御部１へと書き込まれる。したが
って、「命令の多重書込み」が回避されるから、シング
ル・ステップ実行における繰り返し命令の禁止が必要な
くなり、デバック精度の向上が図られる。
し命令が実行されると、その繰り返し命令が終了するま
で、デバッグ命令の演算実行制御部１への書き込みが禁
止され、又は、デバック命令がデバッグ命令保持／書込
み部３で保持される。そして、その繰り返し命令の実行
終了に伴って、デバッグ命令がデバッグ命令保持／書込
み部３から演算実行制御部１へと書き込まれる。したが
って、「命令の多重書込み」が回避されるから、シング
ル・ステップ実行における繰り返し命令の禁止が必要な
くなり、デバック精度の向上が図られる。
【００１０】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２は本発明に係る評価装置の一実施例を示す図
である。図２において、２０はＩＣＥ本体（ホストコン
ピュータやエミュレーションソフト及びＩＣＥボックス
等を含む）、２１はターゲットＣＰＵに代わるエミュレ
ーションＣＰＵであり、ＩＣＥ本体２０とエミュレーシ
ョンＣＰＵ２１との間は、データ／命令用の信号線や各
種制御用の信号線を介して相互に接続されている。
する。図２は本発明に係る評価装置の一実施例を示す図
である。図２において、２０はＩＣＥ本体（ホストコン
ピュータやエミュレーションソフト及びＩＣＥボックス
等を含む）、２１はターゲットＣＰＵに代わるエミュレ
ーションＣＰＵであり、ＩＣＥ本体２０とエミュレーシ
ョンＣＰＵ２１との間は、データ／命令用の信号線や各
種制御用の信号線を介して相互に接続されている。
【００１１】エミュレーションＣＰＵ２１は、ＩＣＥ本
体２０から入力される各種のデバッグ命令を実行してタ
ーゲットＣＰＵの動作をエミュレートする演算実行制御
部２２を有しており、この演算実行制御部２２とＩＣＥ
本体２０との間は、インターフェース部２３を介して相
互に接続されている。インターフェース部２３は、少な
くとも、データレジスタ２４、繰り返し命令検出部２５
及び命令書込み信号発生器２６を含み、データレジスタ
２４は、ＩＣＥ本体２０と演算実行制御部２２との間で
授受されるデータ／命令（デバッグ命令）をバッファリ
ングし、繰り返し命令検出部２５は、演算実行制御部２
２からのプログラムアドレスに基づいて演算実行制御部
２２で所定の繰り返し命令（たとえば、ＲＥＰ命令）が
実行されていることを検出し、命令書込み信号発生器２
６は、繰り返し命令の実行を検出している間、データレ
ジスタ２４に保持されているデータ／命令の演算実行制
御部２２への書込みを禁止する信号を出力する。したが
って、繰り返し命令検出部２５は、発明の要旨に記載の
「繰り返し命令検出部」に相当し、データレジスタ２４
と命令書込み信号発生器２６は、発明の要旨に記載の
「デバッグ命令保持／書込み部」に相当する。
体２０から入力される各種のデバッグ命令を実行してタ
ーゲットＣＰＵの動作をエミュレートする演算実行制御
部２２を有しており、この演算実行制御部２２とＩＣＥ
本体２０との間は、インターフェース部２３を介して相
互に接続されている。インターフェース部２３は、少な
くとも、データレジスタ２４、繰り返し命令検出部２５
及び命令書込み信号発生器２６を含み、データレジスタ
２４は、ＩＣＥ本体２０と演算実行制御部２２との間で
授受されるデータ／命令（デバッグ命令）をバッファリ
ングし、繰り返し命令検出部２５は、演算実行制御部２
２からのプログラムアドレスに基づいて演算実行制御部
２２で所定の繰り返し命令（たとえば、ＲＥＰ命令）が
実行されていることを検出し、命令書込み信号発生器２
６は、繰り返し命令の実行を検出している間、データレ
ジスタ２４に保持されているデータ／命令の演算実行制
御部２２への書込みを禁止する信号を出力する。したが
って、繰り返し命令検出部２５は、発明の要旨に記載の
「繰り返し命令検出部」に相当し、データレジスタ２４
と命令書込み信号発生器２６は、発明の要旨に記載の
「デバッグ命令保持／書込み部」に相当する。
【００１２】ここで、繰り返し命令検出部２５は、演算
実行制御部２２で実行中のプログラムアドレスの前回の
値（以下「前値」）を保持するプログラムアドレスレジ
スタ２５ａと、プログラムアドレスの現在の値（以下
「現値」）と前値とを比較する比較器２５ｂと、前値と
現値が一致している場合に繰り返し命令の検出を示す
「検出信号」をアクティブにして出力する繰り返し命令
信号出力回路２５ｃとを含んでいる。
実行制御部２２で実行中のプログラムアドレスの前回の
値（以下「前値」）を保持するプログラムアドレスレジ
スタ２５ａと、プログラムアドレスの現在の値（以下
「現値」）と前値とを比較する比較器２５ｂと、前値と
現値が一致している場合に繰り返し命令の検出を示す
「検出信号」をアクティブにして出力する繰り返し命令
信号出力回路２５ｃとを含んでいる。
【００１３】命令書込み信号発生器２６は、上記検出信
号がアクティブのときに命令書込み信号をインアクティ
ブにして出力し、演算実行制御部２２は、命令書込み信
号がアクティブのときに、データレジスタ２４に格納さ
れたＩＣＥ本体２０からのデバッグ命令を取り込む一
方、命令書込み信号がインアクティブのときには、同取
り込み動作を行わない。
号がアクティブのときに命令書込み信号をインアクティ
ブにして出力し、演算実行制御部２２は、命令書込み信
号がアクティブのときに、データレジスタ２４に格納さ
れたＩＣＥ本体２０からのデバッグ命令を取り込む一
方、命令書込み信号がインアクティブのときには、同取
り込み動作を行わない。
【００１４】すなわち、「検出信号」がアクティブとな
っている間（言い換えれば繰り返し命令の実行期間中）
は、ＩＣＥ本体２０からのデバッグ命令がデータレジス
タ２４に保持されたままとなり、演算実行制御部２２へ
の書込みが保留される。したがって、本実施例によれ
ば、たとえば、「処理Ａをｎ回繰り返せ」というＲＥＰ
命令を実行している間は、プログラムアドレスが変化せ
ず、比較器２５ｂの比較結果が“一致”（前値＝現値）
となり、検出信号がアクティブとなるため、命令書込み
信号がインアクティブとなって、同命令の実行期間中に
おけるデバッグ命令の演算実行制御部２２への書込みが
行なわれない。その結果、繰り返し命令の実行期間中に
次のデバッグ命令が不本意に書き込まれるという事態
（命令の多重書込み）を回避でき、繰り返し命令のエミ
ュレーションが可能になるから、シングル・ステップ実
行におけるデバッグ精度の向上を図ることができる。
っている間（言い換えれば繰り返し命令の実行期間中）
は、ＩＣＥ本体２０からのデバッグ命令がデータレジス
タ２４に保持されたままとなり、演算実行制御部２２へ
の書込みが保留される。したがって、本実施例によれ
ば、たとえば、「処理Ａをｎ回繰り返せ」というＲＥＰ
命令を実行している間は、プログラムアドレスが変化せ
ず、比較器２５ｂの比較結果が“一致”（前値＝現値）
となり、検出信号がアクティブとなるため、命令書込み
信号がインアクティブとなって、同命令の実行期間中に
おけるデバッグ命令の演算実行制御部２２への書込みが
行なわれない。その結果、繰り返し命令の実行期間中に
次のデバッグ命令が不本意に書き込まれるという事態
（命令の多重書込み）を回避でき、繰り返し命令のエミ
ュレーションが可能になるから、シングル・ステップ実
行におけるデバッグ精度の向上を図ることができる。
【００１５】なお、実行制御部２２で分岐命令を実行す
る場合、たとえば、以下のコードを実行する場合には、 LABEL_A JMP to LABEL_A on Condition 条件（Condition）が成立している限り、分岐先がラベ
ルＡ（LABEL_A）から変化しないから、ＲＥＰ命令と同
様にプログラムアドレスの前値と現値とが一致してしま
うが、かかる分岐命令の場合には、同一アドレスの命令
を再度実行するのが本来の働きであり、次の命令の書込
みが行なわれても差し支えない。図２において、演算実
行制御部２２から繰り返し命令検出信号出力回路２５ｃ
に入力している「分岐命令実行信号」は、かかる分岐命
令の実行を識別するための信号である。繰り返し命令検
出信号出力回路２５ｃは、この「分岐命令実行信号」が
アクティブのとき、すなわち、自分自身のアドレスにジ
ャンプする分岐命令を実行しているときには、前値＝現
値であっても、検出信号をアクティブにしない。
る場合、たとえば、以下のコードを実行する場合には、 LABEL_A JMP to LABEL_A on Condition 条件（Condition）が成立している限り、分岐先がラベ
ルＡ（LABEL_A）から変化しないから、ＲＥＰ命令と同
様にプログラムアドレスの前値と現値とが一致してしま
うが、かかる分岐命令の場合には、同一アドレスの命令
を再度実行するのが本来の働きであり、次の命令の書込
みが行なわれても差し支えない。図２において、演算実
行制御部２２から繰り返し命令検出信号出力回路２５ｃ
に入力している「分岐命令実行信号」は、かかる分岐命
令の実行を識別するための信号である。繰り返し命令検
出信号出力回路２５ｃは、この「分岐命令実行信号」が
アクティブのとき、すなわち、自分自身のアドレスにジ
ャンプする分岐命令を実行しているときには、前値＝現
値であっても、検出信号をアクティブにしない。
【００１６】
【発明の効果】本発明によれば、繰り返し命令の実行完
了まで、次の命令の書込みを待たせるようにしたので、
命令の多重書込みを回避しつつ、シングル・ステップ実
行における繰り返し命令のエミュレーションが可能にな
り、デバック精度の向上を図ることができる。
了まで、次の命令の書込みを待たせるようにしたので、
命令の多重書込みを回避しつつ、シングル・ステップ実
行における繰り返し命令のエミュレーションが可能にな
り、デバック精度の向上を図ることができる。
【図１】本発明の原理図である。
【図２】一実施例の概念構成図である。
１：演算実行制御部 ２：繰り返し命令検出部 ３：デバッグ命令保持／書込み部 ２２：演算実行制御部 ２４：データレジスタ（デバッグ命令保持／書込み部） ２５：繰り返し命令検出部 ２６：命令書込み信号発生器（デバッグ命令保持／書込
み部）
み部）
Claims (2)
- 【請求項１】逐次に入力されるデバッグ命令を実行して
ターゲットＣＰＵの動作をエミュレートする演算実行制
御部を有する評価装置において、 実行中の命令が所定の繰り返し命令であるか否かを検出
する繰り返し命令検出部と、 繰り返し命令の実行が検出されている間、デバッグ命令
の前記演算実行制御部への書き込みを行わず、繰り返し
命令の実行が完了すると、デバック命令の前記演算実行
制御部への書き込みを行うデバッグ命令保持／書込み部
と、を備えたことを特徴とする評価装置。 - 【請求項２】逐次に入力されるデバッグ命令を実行して
ターゲットＣＰＵの動作をエミュレートする演算実行制
御部を有する評価装置において、 実行中の命令が所定の繰り返し命令であるか否かを検出
する繰り返し命令検出部と、 繰り返し命令の実行が検出されている間、入力されたデ
バッグ命令を保持すると共に、繰り返し命令の実行が完
了すると、該保持していたデバッグ命令を前記演算実行
制御部に書き込むデバッグ命令保持／書込み部と、を備
えたことを特徴とする評価装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7042719A JPH08241225A (ja) | 1995-03-02 | 1995-03-02 | 評価装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7042719A JPH08241225A (ja) | 1995-03-02 | 1995-03-02 | 評価装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08241225A true JPH08241225A (ja) | 1996-09-17 |
Family
ID=12643884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7042719A Withdrawn JPH08241225A (ja) | 1995-03-02 | 1995-03-02 | 評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08241225A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010102743A (ja) * | 2010-02-09 | 2010-05-06 | Renesas Technology Corp | マイクロコンピュータ |
-
1995
- 1995-03-02 JP JP7042719A patent/JPH08241225A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010102743A (ja) * | 2010-02-09 | 2010-05-06 | Renesas Technology Corp | マイクロコンピュータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6145123A (en) | Trace on/off with breakpoint register | |
| US5751942A (en) | Trace event detection during trace enable transitions | |
| US8266608B2 (en) | Post-compile instrumentation of object code for generating execution trace data | |
| US7483824B1 (en) | Self-checking test generator for partially-modeled processors by propagating fuzzy states | |
| US5845064A (en) | Method for testing and verification of a CPU using a reference model | |
| US7093165B2 (en) | Debugging Method | |
| US5592674A (en) | Automatic verification of external interrupts | |
| US7428661B2 (en) | Test and debug processor and method | |
| KR940003318B1 (ko) | 캐시 메모리를 구비한 프로세서 | |
| US6425122B1 (en) | Single stepping system and method for tightly coupled processors | |
| US10970191B2 (en) | Semiconductor device and debug method | |
| US6347368B1 (en) | Microcomputing device for exchanging data while executing an application | |
| JPH08241225A (ja) | 評価装置 | |
| US20030084272A1 (en) | Handling problematic events in a data processing apparatus | |
| US7228266B1 (en) | Instruction processor emulator having separate operand and op-code interfaces | |
| JP2915944B2 (ja) | カバレージ測定方法及びマイクロコンピュータ | |
| US7353429B2 (en) | System and method using hardware buffers for processing microcode trace data | |
| CN116775454A (zh) | 用于测试计算机程序的方法 | |
| JPS62164140A (ja) | デ−タ処理システムの試験方法 | |
| JPH03252731A (ja) | マイクロプロセッサ | |
| CN117290211A (zh) | 计算机的系统内存探测方法、装置、操作系统及存储介质 | |
| CN117892661A (zh) | 一种基于risc-v处理器验证的模拟器比对系统 | |
| JPS6326741A (ja) | デ−タ処理装置の試験装置 | |
| JP2009009201A (ja) | デバッグ装置 | |
| JPH04367902A (ja) | プログラマブルコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020507 |