JPS63197247A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS63197247A JPS63197247A JP62030449A JP3044987A JPS63197247A JP S63197247 A JPS63197247 A JP S63197247A JP 62030449 A JP62030449 A JP 62030449A JP 3044987 A JP3044987 A JP 3044987A JP S63197247 A JPS63197247 A JP S63197247A
- Authority
- JP
- Japan
- Prior art keywords
- data
- microinstruction
- register
- execution
- microprogram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１五光１
本発明はマイクロプログラムシ１陣装置に関し、特にデ
バッグ機能を有するマイクロプログラム制御装置に関す
る。
バッグ機能を有するマイクロプログラム制御装置に関す
る。
え困且薯
一般にマイクロプログラム制ｗ装置はマイクロプログラ
ムのデバッグを行いやすくするために、マイクロ１０グ
ラムが格納されいるｔ）１３１１１記憶の巾の予め指定
した任意のアドレスでプログラムの実行を一時停止でき
るようにした機能を備えている。
ムのデバッグを行いやすくするために、マイクロ１０グ
ラムが格納されいるｔ）１３１１１記憶の巾の予め指定
した任意のアドレスでプログラムの実行を一時停止でき
るようにした機能を備えている。
すなわち、一般に制御記憶に供給する制御記憶アドレス
と比較するためのアトｌメスデータを格納する比較アド
レスレジスタを備え、マイクロブグラムの実行毎にこの
比較アドレスレジスタの内容と１ｉｌＪ１１１記憶に供
給する制御記憶アドレスとを比較して、両者の一致が検
出された場合にマイクロプログラムの実行を停止できる
ようにした機能を備えている。
と比較するためのアトｌメスデータを格納する比較アド
レスレジスタを備え、マイクロブグラムの実行毎にこの
比較アドレスレジスタの内容と１ｉｌＪ１１１記憶に供
給する制御記憶アドレスとを比較して、両者の一致が検
出された場合にマイクロプログラムの実行を停止できる
ようにした機能を備えている。
デバッグに際しては、マイクロプログラムの実行を一時
停止すべきマイクロ命令の格納されているυ１ｗＪ記憶
アドレスを、例えばコンソール等から入力し、比較アド
レスレジスタに格納してからマイクロプログラムをスタ
ートさせる。そして、上述の機能によりマイクロプログ
ラムがこの指定された命令（制御記憶アドレス）で停止
すると、この状態で各種のレジスタの内容やその他の内
部状態等をチェックすることによりマイクロプログラム
による処理がここまで所望通りに動作しているか否かを
確認する。この確認処理が済むと、必要に応じて再び次
の停止すべきアドレスを指定して現在の停止しているア
ドレス（またはその他の任意のアドレス）からプログラ
ムを再スタートできるようにしている。このような機能
はデバッグを行う場合の有力な手段となる。
停止すべきマイクロ命令の格納されているυ１ｗＪ記憶
アドレスを、例えばコンソール等から入力し、比較アド
レスレジスタに格納してからマイクロプログラムをスタ
ートさせる。そして、上述の機能によりマイクロプログ
ラムがこの指定された命令（制御記憶アドレス）で停止
すると、この状態で各種のレジスタの内容やその他の内
部状態等をチェックすることによりマイクロプログラム
による処理がここまで所望通りに動作しているか否かを
確認する。この確認処理が済むと、必要に応じて再び次
の停止すべきアドレスを指定して現在の停止しているア
ドレス（またはその他の任意のアドレス）からプログラ
ムを再スタートできるようにしている。このような機能
はデバッグを行う場合の有力な手段となる。
上述した従来のマイクロブロクラム制御１１装置は、例
えばあるレジスタの全部あるいは一部がある値となると
いうような条件下での特定ルーチンのデバッグを行う場
合に、予め何回目にその値になるかが分かつていれば特
定のルーチンのアドレスで停止可能である。しかしなが
ら、一般にマイク〔１プログラムはソフトウェア命令の
順番あるいは外部要因（入出力装置からの割込み等）に
より複雑な動作をするために予測が不可能であり、実際
はそのような条件での停止はできなり。
えばあるレジスタの全部あるいは一部がある値となると
いうような条件下での特定ルーチンのデバッグを行う場
合に、予め何回目にその値になるかが分かつていれば特
定のルーチンのアドレスで停止可能である。しかしなが
ら、一般にマイク〔１プログラムはソフトウェア命令の
順番あるいは外部要因（入出力装置からの割込み等）に
より複雑な動作をするために予測が不可能であり、実際
はそのような条件での停止はできなり。
そこで、従来のマイクロプログラム制御装置では、特定
ルーチン中にあるレジスタの全部あるいは一部がある値
になったらユニークなアドレスに分岐（あるいはマイク
ロプログラムを停止させるような命令実行）するような
デバッグ専用のルーチンを追加することにより同等の機
能を実現している。
ルーチン中にあるレジスタの全部あるいは一部がある値
になったらユニークなアドレスに分岐（あるいはマイク
ロプログラムを停止させるような命令実行）するような
デバッグ専用のルーチンを追加することにより同等の機
能を実現している。
しかし、以上はあくまでもマイクロプログラム実行の全
てのタイミングで平等に行われるものではなく、最小限
必要と思われる箇所にその都度デバッグ専用ルーチンを
追加する必要があるという欠点がある。
てのタイミングで平等に行われるものではなく、最小限
必要と思われる箇所にその都度デバッグ専用ルーチンを
追加する必要があるという欠点がある。
発明の目的
本発明は上述の点に鑑みなされたものであって、その目
的とするところは、デバッグ専用ルーチンの追加を不要
とするとともにマイクロプログラムの実行の全てのタイ
ミングで平等にマイクｏ７゜グラムの停止が行えるマイ
クロプログラムｖＪｉ［装置を提供することにある。
的とするところは、デバッグ専用ルーチンの追加を不要
とするとともにマイクロプログラムの実行の全てのタイ
ミングで平等にマイクｏ７゜グラムの停止が行えるマイ
クロプログラムｖＪｉ［装置を提供することにある。
１１豊１１
本発明によれば、ｔｌ１１１１１記憶部から読出された
マイクロ命令を格納するマイクロ命令レジスタと、前記
マイクロ命令に応じて実行υＪｔＩＤを行うマイクロ命
令実行手段とを含む情報処理装置におけるマイクロプロ
グラムｔｌＩＩＩｌｌ装置であって、前記マイクロ命令
実行手段内の所定レジスタの内容を内部バスへ導出する
ためのマイクロ命令を格納するバス出力命令レジスタと
、前記マイクロ命令レジスタと前記バス出力命令レジス
タとの一方を交互に選択して前記マイクロ命令実行手段
へマイクロ命令を供給する選択手段と、前記内部バス上
のデータの少なくとも一部が予め定められた期待値と一
致したときに前記マイクロ命令実行手段の実行を停止せ
しめる制御手段とを有することを特徴とするマイクロプ
ログラム制御１１装置が得られる。
マイクロ命令を格納するマイクロ命令レジスタと、前記
マイクロ命令に応じて実行υＪｔＩＤを行うマイクロ命
令実行手段とを含む情報処理装置におけるマイクロプロ
グラムｔｌＩＩＩｌｌ装置であって、前記マイクロ命令
実行手段内の所定レジスタの内容を内部バスへ導出する
ためのマイクロ命令を格納するバス出力命令レジスタと
、前記マイクロ命令レジスタと前記バス出力命令レジス
タとの一方を交互に選択して前記マイクロ命令実行手段
へマイクロ命令を供給する選択手段と、前記内部バス上
のデータの少なくとも一部が予め定められた期待値と一
致したときに前記マイクロ命令実行手段の実行を停止せ
しめる制御手段とを有することを特徴とするマイクロプ
ログラム制御１１装置が得られる。
実施例
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。本
実施例のマイクロプログラムａ、１ｊｔｉ装買は、制御
記憶１．命令レジスタ２．バス出力命令レジスタ３１選
択回路４．実行１１部部５．フリツプフロツプ（以下Ｆ
／Ｆと略記する）６．比較マスクレジスタ７、アンドゲ
ート８．比較データレジスタ９．−数構出回路１０およ
びアンドゲート１１を有している。
実施例のマイクロプログラムａ、１ｊｔｉ装買は、制御
記憶１．命令レジスタ２．バス出力命令レジスタ３１選
択回路４．実行１１部部５．フリツプフロツプ（以下Ｆ
／Ｆと略記する）６．比較マスクレジスタ７、アンドゲ
ート８．比較データレジスタ９．−数構出回路１０およ
びアンドゲート１１を有している。
次に、このように構成された本実施例のマイクロプログ
ラム制御装置の動作について説明する。
ラム制御装置の動作について説明する。
制御記憶１に格納されたマイクロプログラムは、命令レ
ジスタ２に読出され選択回路４で選択されて実行ｔ、１
ｊｉｌ１部５に供給されることにより実行される。この
場合、Ｆ／Ｆ６は論理“０″となっており、選択回路４
は命令レジスタ２に格納されたマイクロ命令を選択して
いる。Ｆ／Ｆ６は第２図のタイムチャートに示す如く１
クロツクサイクル毎にすなわちマイクロ命令実行毎に値
が反転する機能を有する。したがって命令レジスタ２内
のマイクロ命令が実行制御部５において実行された後に
は、Ｆ／Ｆ６は論理“１″となり、選択回路４はバス出
力命令レジスタ３の内容を選択して任意のレジスタを内
部バスへ出力するためのマイクロ命令が実行制御部５に
供給され実行されることになる。
ジスタ２に読出され選択回路４で選択されて実行ｔ、１
ｊｉｌ１部５に供給されることにより実行される。この
場合、Ｆ／Ｆ６は論理“０″となっており、選択回路４
は命令レジスタ２に格納されたマイクロ命令を選択して
いる。Ｆ／Ｆ６は第２図のタイムチャートに示す如く１
クロツクサイクル毎にすなわちマイクロ命令実行毎に値
が反転する機能を有する。したがって命令レジスタ２内
のマイクロ命令が実行制御部５において実行された後に
は、Ｆ／Ｆ６は論理“１″となり、選択回路４はバス出
力命令レジスタ３の内容を選択して任意のレジスタを内
部バスへ出力するためのマイクロ命令が実行制御部５に
供給され実行されることになる。
バス出力データは、信号ｌ１１０５を介してアンドゲー
ト８に供給され比較マスクレジスタ７のマスクデー夕と
論理積演篩されマスク処理される。アンドゲート８から
出力されるマスク処理データは一致検出回路１０に供給
され、比較データレジスタ９のデータと比較される。
ト８に供給され比較マスクレジスタ７のマスクデー夕と
論理積演篩されマスク処理される。アンドゲート８から
出力されるマスク処理データは一致検出回路１０に供給
され、比較データレジスタ９のデータと比較される。
一方、命令レジスタ２は、Ｆ／Ｆ６が論理“１″の場合
に保持され、論理″ＯＩｆの場合にのみ制御記憶１から
のマイクロ命令が格納される。
に保持され、論理″ＯＩｆの場合にのみ制御記憶１から
のマイクロ命令が格納される。
以上の動作を第２図に示すタイミングチャートを参照し
ながら説明すると、Ｆ／Ｆ６が論理“０′で命令レジス
タ２にマイクロ命令Ａが格納された状態では、実行制御
部５へはマイクロ命令へが供給されて実行される。その
結果、命令レジスタ２には、次に実行すべきマイクロ命
令Ｂが制御記憶１から読出されて格納される。また、こ
れと同時に、Ｆ／Ｆ６が論理“１′に反転することによ
り、次に実行ｔＪＮＩＤ部５はバス出力命令レジスタ３
に格納されていたマイクロ命令Ｚが供給されて実行され
る。
ながら説明すると、Ｆ／Ｆ６が論理“０′で命令レジス
タ２にマイクロ命令Ａが格納された状態では、実行制御
部５へはマイクロ命令へが供給されて実行される。その
結果、命令レジスタ２には、次に実行すべきマイクロ命
令Ｂが制御記憶１から読出されて格納される。また、こ
れと同時に、Ｆ／Ｆ６が論理“１′に反転することによ
り、次に実行ｔＪＮＩＤ部５はバス出力命令レジスタ３
に格納されていたマイクロ命令Ｚが供給されて実行され
る。
以侵、同様な動作が繰返されることによって、通常のマ
イクロプログラムのＡ−＋８−＋Ｃという本来の実行の
代りに、それぞれのマイクロ命令の間にバス出力命令Ｚ
が挿入されてＡ−＋Ｚ→８→Ｚ→Ｃのような実行が実現
される。ただし、バス出力命令Ｚは任意のレジスタの内
容をバス出力するのみで一切のハードウェア状態は変え
ないこととする。
イクロプログラムのＡ−＋８−＋Ｃという本来の実行の
代りに、それぞれのマイクロ命令の間にバス出力命令Ｚ
が挿入されてＡ−＋Ｚ→８→Ｚ→Ｃのような実行が実現
される。ただし、バス出力命令Ｚは任意のレジスタの内
容をバス出力するのみで一切のハードウェア状態は変え
ないこととする。
以上の動作中、一致検出回路１０はバス出力のマスク処
理されたデータと比較データレジスタ９との一致を検出
するものであるが、さらにアンドゲート１１によりＦ／
Ｆ６とアンド処理されるために信号線１１１にはバス出
力命令Ｚによるバス出力がマスク処理されたデータと比
較データレジスタ９とが一致した場合にのみ論理“１″
が出力され、実行制御部５にマイクロプログラム停止信
号として供給される。
理されたデータと比較データレジスタ９との一致を検出
するものであるが、さらにアンドゲート１１によりＦ／
Ｆ６とアンド処理されるために信号線１１１にはバス出
力命令Ｚによるバス出力がマスク処理されたデータと比
較データレジスタ９とが一致した場合にのみ論理“１″
が出力され、実行制御部５にマイクロプログラム停止信
号として供給される。
尚、バス出力命令レジスタ３．比較マスクレジスタ７お
よび比較データレジスタ９へは予めコンソール（図示せ
ず）から比較対象レジスタのバス出力を指示するマイク
ロ命令、比較マスクデータおよび期待データが供給され
て格納されるものとする。
よび比較データレジスタ９へは予めコンソール（図示せ
ず）から比較対象レジスタのバス出力を指示するマイク
ロ命令、比較マスクデータおよび期待データが供給され
て格納されるものとする。
従って、バス出力データ（１０５）の１部が予め定めら
れた期待値（比較データレジスタ９に格納されているデ
ータ）と一致するときにマイクロ命令の実行を停止した
い場合に、比較マスクレジスタ７には当該バス出力デー
タ（１０５）の比較されるべき１部を除いた残余部分を
マスクするためのマスクデータが予め格納されることに
なる。一方、バス出力データ（１０５）の全部が期待値
と一致するときにマイクロ命令の実行を停止したい場合
には、比較マスクレジスタ７には当該出力データ（１０
５）のすべてを一致検出回路１０へ通す様なマスクデー
タが予め格納されることになる。
れた期待値（比較データレジスタ９に格納されているデ
ータ）と一致するときにマイクロ命令の実行を停止した
い場合に、比較マスクレジスタ７には当該バス出力デー
タ（１０５）の比較されるべき１部を除いた残余部分を
マスクするためのマスクデータが予め格納されることに
なる。一方、バス出力データ（１０５）の全部が期待値
と一致するときにマイクロ命令の実行を停止したい場合
には、比較マスクレジスタ７には当該出力データ（１０
５）のすべてを一致検出回路１０へ通す様なマスクデー
タが予め格納されることになる。
１且立ｌ」
以上説明したように本発明によれば、マイクロプログラ
ムのそれぞれのマイクロ命令実行の間にハードウェア動
作として任意のレジスタの全部あるいは一部が期待する
値になったか否かをチェックし期待値になった場合にマ
イクロプログラムを停止することにより、従来のデバッ
グ専用ルーチンの追加を不要とし、さらにマイクロプロ
グラムの実行の全てのタイミングで平等にマイクロプロ
グラムの停止が行える強力なデバッグ手段の提供が可能
となり、デバッグの効率化が達成されるという効果があ
る。
ムのそれぞれのマイクロ命令実行の間にハードウェア動
作として任意のレジスタの全部あるいは一部が期待する
値になったか否かをチェックし期待値になった場合にマ
イクロプログラムを停止することにより、従来のデバッ
グ専用ルーチンの追加を不要とし、さらにマイクロプロ
グラムの実行の全てのタイミングで平等にマイクロプロ
グラムの停止が行える強力なデバッグ手段の提供が可能
となり、デバッグの効率化が達成されるという効果があ
る。
第１図は本発明の実施例のブロック図、第２図は第１図
のブロックの動作を示すタイムチャートである。 主要部分の符号の説明 １・・・・・・制御記憶 ２・・・・・・命令レジスタ ３・・・・・・バス出力命令レジスタ ４・・・・・・選択回路 ５・・・・・・実行ｉｉｌ制御部 ７・・・・・・比較マスクレジスタ ９・・・・・・比較データレジスタ １０・・・・・・−数構出回路
のブロックの動作を示すタイムチャートである。 主要部分の符号の説明 １・・・・・・制御記憶 ２・・・・・・命令レジスタ ３・・・・・・バス出力命令レジスタ ４・・・・・・選択回路 ５・・・・・・実行ｉｉｌ制御部 ７・・・・・・比較マスクレジスタ ９・・・・・・比較データレジスタ １０・・・・・・−数構出回路
Claims (1)
- 制御記憶部から読出されたマイクロ命令を格納するマイ
クロ命令レジスタと、前記マイクロ命令に応じて実行制
御を行うマイクロ命令実行手段とを含む情報処理装置に
おけるマイクロプログラム制御装置であつて、前記マイ
クロ命令実行手段内の所定レジスタの内容を内部バスへ
導出するためのマイクロ命令を格納するバス出力命令レ
ジスタと、前記マイクロ命令レジスタと前記バス出力命
令レジスタとの一方を交互に選択して前記マイクロ命令
実行手段へマイクロ命令を供給する選択手段と、前記内
部バス上のデータの少なくとも一部が予め定められた期
待値と一致したときに前記マイクロ命令実行手段の実行
を停止せしめる制御手段とを有することを特徴とするマ
イクロプログラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62030449A JPS63197247A (ja) | 1987-02-12 | 1987-02-12 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62030449A JPS63197247A (ja) | 1987-02-12 | 1987-02-12 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63197247A true JPS63197247A (ja) | 1988-08-16 |
Family
ID=12304222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62030449A Pending JPS63197247A (ja) | 1987-02-12 | 1987-02-12 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63197247A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05250215A (ja) * | 1991-11-11 | 1993-09-28 | Mitsubishi Electric Corp | デバッグサポート機能内蔵データ処理装置 |
-
1987
- 1987-02-12 JP JP62030449A patent/JPS63197247A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05250215A (ja) * | 1991-11-11 | 1993-09-28 | Mitsubishi Electric Corp | デバッグサポート機能内蔵データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4310880A (en) | High-speed synchronous computer using pipelined registers and a two-level fixed priority circuit | |
| JPS63250702A (ja) | シ−ケンスコントロ−ラ | |
| JPS63197247A (ja) | マイクロプログラム制御装置 | |
| JP3055139B2 (ja) | マイクロプログラム制御方式 | |
| JPS62197834A (ja) | マイクロプログラム制御装置 | |
| JPS63197245A (ja) | マイクロプログラム制御装置 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPH04181334A (ja) | デバッグ用割込み発生回路 | |
| JPS63197246A (ja) | マイクロプログラム制御装置 | |
| JPS5835648A (ja) | プログラム実行制御方式 | |
| JPH0331940A (ja) | マイクロプログラム制御装置 | |
| JPH02204844A (ja) | デバッグ用割込み発生回路 | |
| JP3405513B2 (ja) | プログラマブルコントローラの二重化制御装置 | |
| JPH04344947A (ja) | プログラム制御装置 | |
| JPH06230988A (ja) | 計算機 | |
| JPH02103643A (ja) | デバッグ用割込発生回路 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS608938A (ja) | マイクロ・プログラムのデバツグ・システム | |
| JPH04251331A (ja) | 情報処理装置 | |
| JPS63163543A (ja) | 情報処理装置 | |
| JPS6143347A (ja) | ベクトル命令シミユレ−シヨン方法 | |
| JPS58195961A (ja) | マイクロプログラム制御方式 | |
| JPH0353348A (ja) | マイクロプログラムのデバッグ方式 | |
| JPH0243626A (ja) | コンピュータ・プロセッサの実行速度を制御する装置 | |
| JPH04242413A (ja) | マイクロコンピュータ |