JPS62197834A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプログラム制御装置に関し、特にデバ
ッグ機能を有するマイクロプログラム制御装置に関する
。

【従来の技術〕

一般にマイクロプログラム制御装置は、マイクロプログ
ラムのデバッグを行いやすくするために、マイクロプロ
グラムが格納されている制御記憶の中の予め指定した任
意のアドレスでプログラムの実行を一時停止できるよう
にした機能を備えている。

すなわち、一般に制御記憶に供給する制御記憶アドレス
と比較するためのアドレスデータを格納する比較アドレ
スレジスタを備え、マイクロブロダラムの実行毎にこの
比較アドレスレジスタの内容と制御記憶に供給する制御
記憶アドレスとを比較して、両者の一致が検出された場
合にマイクロプログラムの実行を停止できるようにした
機能を備えている。

デバッグに際しては、マイクロプログラムの実行を一時
停止すべきマイクロ命令の格、納されている制御記憶ア
ドレスを、例えばコンソール等から入力し、比較アドレ
スレジスタに格納してからマイクロプログラムをスター
トさせる。そして、上述の機能によりマイクロプログラ
ムがこの指定された命令（制御記憶アドレス）で停止す
ると、この状態で各種のレジスタの内容やその他の内部
状態等をチェックすることによりマイクロプログラムに
よる処理がここまで所望通りに動作しているか否かを確
認し、これが済むと必要に応じて再び次の停止すべきア
ドレスを指定して現在の停止しているアドレス（または
その他の任意のアドレス）からプログラムを再スタート
できも、ようにしている。

このような機能は、デバッグを行う場合の有力な手段と
なる。

〔発明が解決しようとする問題点〕

上述した従来のマイクロプログラム制御装置は、例えば
あるレジスタがある値であるというような条件下での特
定ルーチンのデバッグを行う場合に予め何回目にその値
になるかが分かっていれば特定のルーチンのアドレスで
停止可能であるが、一般にマイクロプログラムはソフト
ウェア命令の順番あるいは外部要因（入出力装置からの
割込み等）により複雑な動作をするために予測が不可能
であり、実際はそのような条件での停止はできなかった
。

そこで、従来のマイクロプログラム制御装置では、特定
ルーチン中にあるレジスタがある値になったらユニーク
なアドレスに分岐（あるいはマイクロプログラムを停止
させるような命令実行）するようなデバッグ専用のルー
チンを追加することにより同等の機能を実現していた。

しかし、以上はあくまでもマイクロプログラム実行の全
てのタイミングで平等に行われるものではなく、最小限
必要と思われる箇所にそのつどデバッグ専用ルーチンを
追加する必要があるという欠点がある。

本発明の目的は、上述の点に鑑み、デバッグ専用ルーチ
ンの追加を不要とするとともにマイクロプログラムの実
行の全てのタイミングで平等にマイクロプログラムの停
止が行えるマイクロプログラム制御装置を提供すること
にある。

〔問題点を解決するための手段〕

本発明のマイクロプログラム制御装置は、マイクロプロ
グラム制御であって内部バスを有する処理装置において
、マイクロプログラムを格納する制御記憶から読み出さ
れたマイクロ命令を格納する命令レジスタと、比較対象
となるデータを前記内部バスに出力するためのマイクロ
命令を格納するバス出力命令レジスタと、前記内部バス
上のデータと比較するためのデータを格納する比較デー
タレジスタと、この比較データレジスタと前記内部バス
上のデータとを比較する比較手段と、前記命令レジスタ
と前記バス出力命令レジスタとを選択してマイクロ命令
実行手段にマイクロ命令を供給する選択手段と、前記バ
ス出力命令レジスタに格納されたマイクロ命令が前記マ
イクロ命令実行手段に供給され前記比較手段が一致を検
出したときにマイクロプログラムの実行を停止させる制
御手段とを有する。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明の一実施例を示すブロック図である０
本実施例のマイクロプログラム制御装置は、制御記憶１
、命令レジスタ２、バス出力命令レジスタ３、選択回路
４、実行制御部５、フリップフロップ（以下、Ｆ／Ｆと
略記する）６、比較データレジスタ７、−数構出回路８
およびアンドゲート９を有している。

次に、このように構成さた本実施例のマイクロプログラ
ム制御装置の動作について説明する。

制御部４ａ１に格納されたマイクロプログラムは、命令
レジスタ２に読み出され選択回路４で選択されて実行制
御部５に供給され実行される。この場合、Ｆ／Ｆ６は論
理″０“となっており、選択回路４は命令レジスタ２を
選択している。Ｆ／Ｆ６はマイクロ命令実行毎に値が反
転する機能を持ち、したがって命令レジスタ２内のマイ
クロ命令を実行後は論理“１″となり、選択回路４はバ
ス出力命令レジスタ３を選択して任意のレジスタをバス
出力するためのマイクロ命令が実行制御部５に供給され
実行される。

バス出力データは、信号線１８０を介して一敗検出回路
８に供給され、比較データレジスタフのデータと比較さ
れる。

一方、命令レジスタ２は、Ｆ／Ｆ６が論理“１′の場合
に保持され、論理“Ｏ”の場合にのみ制御記憶１からの
マイクロ命令が格納される。

以上の動作を第２図に示すタイミングチャートを参照し
ながら説明すると、Ｆ／Ｆ　６が論理“Ｏｍで命令レジ
スタ２にマイクロ命令へが格納された状態では、実行制
御部５へはマイクロ命令Ａが供給されて実行される。そ
の結果、命令レジスタ２には、次に実行すべきマイクロ
命令Ｂが制御部ｔ９１から読み出されて格納される。ま
た、これと同時に、Ｆ／Ｆ６が論理１１″に反転するこ
とにより、次に実行制御部５へはバス出力命令レジスタ
３に格納されていたマイクロ命令Ｚが供給されて実行さ
れる。

以後、同様な動作が繰り返されることによって、通常の
マイクロプログラムのＡ−Ｂ−Ｃの実行が、それぞれの
マイクロ命令の間にバス出力命令Ｚが挿入されてＡ−Ｚ
−Ｂ−Ｚ−Ｃのような実行が実現される。ただし゛、バ
ス出力命令Ｚは任意レジスタをバス出力するのみで一切
のハードウェア状態は変えないこととする。

以上の動作中、−数構出回路８はバス出力と比較データ
レジスフ７との一致を検出するが、さらにアンドゲート
９によりＦ／Ｆ　６とアンドされるために信号線１９０
にはバス出力命令Ｚによるバス出力と比較データレジス
タ７とが一敗した場合にのみ論理“１″が出力され、実
行制御部５にマイクロプログラム停止信号として供給さ
れる。

一方、バス出力命令レジスタ３および比較データレジス
タ７へは予めコンソール（図示せず）から比較対象レジ
スタのバス出力を指示するマイクロ命令および期待デー
タが供給されて格納される。

（発明の効果〕 以上説明したように本発明は、マイクロプログラムのそ
れぞれのマイクロ命令実行の間にハードウェア動作とし
て任意のレジスタが期待する値になったか否かをチェッ
クし期待値になった場合にマイクロプログラムを停止す
ることにより、従来のデバッグ専用ルーチンの追加を不
要とし、さらにマイクロプログラムの実行の全てのタイ
ミングで平等にマイクロプログラムの停止が行える強力
なデバッグ手段の提供が可能となり、デバッグの効率化
が達成される効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示したマイクロプログラム制御装置の動作を詳
細に説明するためＱタイミングチャートである。 図において、 ■・・・制御記憶、 ２・・・命令レジスタ、 ３・・・バス出力命令レジスタ、 ４・・・選択回路、 ５・・・実行制御部、 ６・・・フリップフロツブ（Ｆ／Ｆ）、７・・・比較デ
ータレジスタ、 ８・・・−数構出回路、 ９・・・アンドゲートである。

Claims (1)

1. 【特許請求の範囲】 マイクロプログラム制御であって内部バスを有する処理
   装置において、 マイクロプログラムを格納する制御記憶から読み出され
   たマイクロ命令を格納する命令レジスタと、 比較対象となるデータを前記内部バスに出力するための
   マイクロ命令を格納するバス出力命令レジスタと、 前記内部バス上のデータと比較するためのデータを格納
   する比較データレジスタと、 この比較データレジスタと前記内部バス上のデータとを
   比較する比較手段と、 前記命令レジスタと前記バス出力命令レジスタとを選択
   してマイクロ命令実行手段にマイクロ命令を供給する選
   択手段と、 前記バス出力命令レジスタに格納されたマイクロ命令が
   前記マイクロ命令実行手段に供給され前記比較手段が一
   致を検出したときにマイクロプログラムの実行を停止さ
   せる制御手段と、 を有することを特徴とするマイクロプログラム制御装置
   。