JPS58165148A - 命令ストツプ回路 - Google Patents
命令ストツプ回路Info
- Publication number
- JPS58165148A JPS58165148A JP57047130A JP4713082A JPS58165148A JP S58165148 A JPS58165148 A JP S58165148A JP 57047130 A JP57047130 A JP 57047130A JP 4713082 A JP4713082 A JP 4713082A JP S58165148 A JPS58165148 A JP S58165148A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- console
- stop
- central control
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008676 import Effects 0.000 claims 1
- 230000007704 transition Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 244000144992 flock Species 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3632—Software debugging of specific synchronisation aspects
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本延明はハードデパックの有効な手段を提供する方法に
関するものである。・ 従来、コンソール盤を用いて、中央処理系のデパックを
行うため、アドレスストップという機能がついている。
関するものである。・ 従来、コンソール盤を用いて、中央処理系のデパックを
行うため、アドレスストップという機能がついている。
これはソフトウェアのデパックには非常に有効なもので
あるが、ソフトウェアの動きがよくわからないハードウ
ェア担当のものにとっては、アドレスが見い出せずこの
機能もあまり有効ではない。ハードウェア担当者にとっ
ては、ｆＡ在ど９の命令が実行できないのかが最大の関
心事であるため、装置ＴＰをランさせ、ＴＰで検出でき
ないエラーとなった場合、どの命令で障害となるか命令
毎にストップさせることができれば、非常に有効にデパ
ックが行なえる。
あるが、ソフトウェアの動きがよくわからないハードウ
ェア担当のものにとっては、アドレスが見い出せずこの
機能もあまり有効ではない。ハードウェア担当者にとっ
ては、ｆＡ在ど９の命令が実行できないのかが最大の関
心事であるため、装置ＴＰをランさせ、ＴＰで検出でき
ないエラーとなった場合、どの命令で障害となるか命令
毎にストップさせることができれば、非常に有効にデパ
ックが行なえる。
本発明の目的は、上記した従来技術の欠点をなくシ、ハ
ードウェアのデパックの効率を向上させる手段を提供す
る番こある。
ードウェアのデパックの効率を向上させる手段を提供す
る番こある。
本発明は、コンソール盤のスイッチで指示された命令と
、メモリから読み出されて来た命令とのコンベア回路を
設は一致した時にストップ信号を中央制御装置に送出し
、ストップさせる・ようにしたものである。
、メモリから読み出されて来た命令とのコンベア回路を
設は一致した時にストップ信号を中央制御装置に送出し
、ストップさせる・ようにしたものである。
図に中央制御装置とコンソール盤のインタフェース信号
を示す。データ線１００は実行中の命令のアドレスある
いはコンソールで設定した命令等の送受信を行なう。同
期信号１０１はコンソール盤でデータを表示する時のデ
ータ線１００の取り込みタイミングを指示するものであ
る。命令フエチ中信号１０２は中央制御装置１０９がメ
インメモリから命・舎を（み出す・寺のアドレスを送出
するタイミングを指示するものである。クロック１０３
はコンソール嬢の制御に使用されるクロックで１ｙｌす
る。
を示す。データ線１００は実行中の命令のアドレスある
いはコンソールで設定した命令等の送受信を行なう。同
期信号１０１はコンソール盤でデータを表示する時のデ
ータ線１００の取り込みタイミングを指示するものであ
る。命令フエチ中信号１０２は中央制御装置１０９がメ
インメモリから命・舎を（み出す・寺のアドレスを送出
するタイミングを指示するものである。クロック１０３
はコンソール嬢の制御に使用されるクロックで１ｙｌす
る。
ＡＣＴｆｉ示１０４はコンソール盤が接続されている中
央制御装置１０９がＡ Ｃ’１’系かＳＢＹ系かを表示
する信号である。ＩＰＬ起勧１０５はファイ・レメモリ
からメインメモリにプログラムをローディングしシステ
ムを立ち上げる時の起−を４んる１ｇ号である。ストッ
プ要求１０６はアトし／スストップでストップする時ま
たは単一命令実行時、−命令の実行終ｆ後、中央制御装
置１．０９に実行終了の指示を与える信号である。リセ
ット信号１０７は中央制御値ｄ１０９の電源投入時ある
いは障害時各種フリップ７０ツブを初期設定す＊ための
信号である。１ラン信号１０８は中央制御装置が命令を
実行中であることをランプ表示するための信号である。
央制御装置１０９がＡ Ｃ’１’系かＳＢＹ系かを表示
する信号である。ＩＰＬ起勧１０５はファイ・レメモリ
からメインメモリにプログラムをローディングしシステ
ムを立ち上げる時の起−を４んる１ｇ号である。ストッ
プ要求１０６はアトし／スストップでストップする時ま
たは単一命令実行時、−命令の実行終ｆ後、中央制御装
置１．０９に実行終了の指示を与える信号である。リセ
ット信号１０７は中央制御値ｄ１０９の電源投入時ある
いは障害時各種フリップ７０ツブを初期設定す＊ための
信号である。１ラン信号１０８は中央制御装置が命令を
実行中であることをランプ表示するための信号である。
コンソール割込み信号１１１は、コンソール盤からレジ
スタにデータを書き込んだり読み込んだり、メインメモ
リにデータを薔き込んだり読み込んだりする制御を中央
制御装置に実行させるための起動を与える１言号である
。
スタにデータを書き込んだり読み込んだり、メインメモ
リにデータを薔き込んだり読み込んだりする制御を中央
制御装置に実行させるための起動を与える１言号である
。
図２で、従来のアドレスストップのタイムチャートを示
す。データ１００のアドレスをコンソール盤が取り込み
かつこの時館令フエツナ中信号１０２を受信していれば
、コンソール盤内のコンベア回路でコンソール盤で指定
したアドレスとデータ１（）Ｏのアドレスをコンベアす
る。一致していた時、中央制御装置１０９をストップさ
せるためストップ要求のフリップ７０ツブを設定する。
す。データ１００のアドレスをコンソール盤が取り込み
かつこの時館令フエツナ中信号１０２を受信していれば
、コンソール盤内のコンベア回路でコンソール盤で指定
したアドレスとデータ１（）Ｏのアドレスをコンベアす
る。一致していた時、中央制御装置１０９をストップさ
せるためストップ要求のフリップ７０ツブを設定する。
このセットタイミングをクロック１０３の立ち上がりで
行い、ストップ要求１０６を送出し中央制御装置１０９
をストップ、させる。
行い、ストップ要求１０６を送出し中央制御装置１０９
をストップ、させる。
□。９１１１−Ｇ［ｉ９３ ＪＣ＃イ、ヶ、−４゜。
４に示す。命４’７エ、クチ中信号１０２の次のサイク
１ン。
１ン。
ルでデータ＠１００に命令情報４０１が送出される。こ
こで中央制御装置１０９で使用している命令セットタイ
ミング３０１をコンソール盤のインタフェースに追加し
ておけば、この命令セットタイミング３０１が出ている
時のデータ線１００の情報は命令情報となりこの値をレ
ジスタ３０７にセットしておく。
こで中央制御装置１０９で使用している命令セットタイ
ミング３０１をコンソール盤のインタフェースに追加し
ておけば、この命令セットタイミング３０１が出ている
時のデータ線１００の情報は命令情報となりこの値をレ
ジスタ３０７にセットしておく。
次にストップさせたい命令を）ンソ’−ｌレデータ３０
０のスイットで設定しておいて比較回路３０５でこれら
のデータのコンペ゛Ｔをとる。命令ストップ有効キー３
０２がオンしてあれ、ｆクロック１０３がＬになった時
アントゲー目３０３の―理がとれ命令一致ＦＦ３０４を
セットし、ストップ要求１０６を中央制御−Ａｉ直に送
出し、ストップさせる。
０のスイットで設定しておいて比較回路３０５でこれら
のデータのコンペ゛Ｔをとる。命令ストップ有効キー３
０２がオンしてあれ、ｆクロック１０３がＬになった時
アントゲー目３０３の―理がとれ命令一致ＦＦ３０４を
セットし、ストップ要求１０６を中央制御−Ａｉ直に送
出し、ストップさせる。
こうすることで、コンソール盤で１目定した命令で自由
にストップさせることができアドレスの＃きがわからな
い時でも命令毎にストップさせることができるためノ１
−ドデバックの効率が向上する。
にストップさせることができアドレスの＃きがわからな
い時でも命令毎にストップさせることができるためノ１
−ドデバックの効率が向上する。
従来アドレスストップしり）ないため、プログラムを調
べ該当アドレスを捜し出さなければならな７：１１つた
。〕まりプログラムの動きが良くわからないと、特にオ
ンライン時のノ１−ドー害を調査するのが困鎌であった
。そこで本発明の命令ストップ回路４こよれば、アドレ
スがわからなくても命令でストップさせることができる
ため特にハード担当者には有効となる。
べ該当アドレスを捜し出さなければならな７：１１つた
。〕まりプログラムの動きが良くわからないと、特にオ
ンライン時のノ１−ドー害を調査するのが困鎌であった
。そこで本発明の命令ストップ回路４こよれば、アドレ
スがわからなくても命令でストップさせることができる
ため特にハード担当者には有効となる。
例えば、命令として入出力命令（ＤＩＯ等）を指定すれ
ば、入出力装置機番（ｌ０Ａ）も識別できるため該当の
入出力＠御命令で順次ストップできどの命令で障害とな
るか検出可能となる。
ば、入出力装置機番（ｌ０Ａ）も識別できるため該当の
入出力＠御命令で順次ストップできどの命令で障害とな
るか検出可能となる。
第１図は中央制御装置と２ンソール盤のインタフェース
信号を示す図、第２図はアドレスストップのタイムチャ
ートを示す図、第３図は本発明の一実施例の回路図、第
４図は！１３図のタイムチャートである。 １００・・・データ１ｉ１１０１・・・同期信号１０３
・・・フロック １０４・・・ＡＣＴｔＲ示１０５・
・・ＩＰＬ起動 １０９・・・中央制御装置１１０・・
・コンソール盤 代理人 弁理士 薄 １）利 幸 ｆｔ 図 ＋２ 図
信号を示す図、第２図はアドレスストップのタイムチャ
ートを示す図、第３図は本発明の一実施例の回路図、第
４図は！１３図のタイムチャートである。 １００・・・データ１ｉ１１０１・・・同期信号１０３
・・・フロック １０４・・・ＡＣＴｔＲ示１０５・
・・ＩＰＬ起動 １０９・・・中央制御装置１１０・・
・コンソール盤 代理人 弁理士 薄 １）利 幸 ｆｔ 図 ＋２ 図
Claims (1)
- １、中央制御装置とそれのプログラムを保守お′よび操
作するためのコンソール盤とｒノ）インターフエースに
２いて、メインメモリから命令を中央制御装置のレジス
タに取り込（ｒタイミングを有し、該タイミングで実行
すべき命令コードとコンソール盤のキーで設定したデー
タと一致した時、コンベア回路で検出し、中央制御装置
にストップ信号を送出することを特徴とする命令ストッ
プ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57047130A JPS58165148A (ja) | 1982-03-26 | 1982-03-26 | 命令ストツプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57047130A JPS58165148A (ja) | 1982-03-26 | 1982-03-26 | 命令ストツプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58165148A true JPS58165148A (ja) | 1983-09-30 |
Family
ID=12766547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57047130A Pending JPS58165148A (ja) | 1982-03-26 | 1982-03-26 | 命令ストツプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58165148A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993025967A1 (en) * | 1992-06-08 | 1993-12-23 | V.M. Technology Corp. | System for aiding debugging of integrated circuit microprocessor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503550A (ja) * | 1973-05-14 | 1975-01-14 | ||
| JPS50153539A (ja) * | 1974-05-29 | 1975-12-10 |
-
1982
- 1982-03-26 JP JP57047130A patent/JPS58165148A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503550A (ja) * | 1973-05-14 | 1975-01-14 | ||
| JPS50153539A (ja) * | 1974-05-29 | 1975-12-10 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993025967A1 (en) * | 1992-06-08 | 1993-12-23 | V.M. Technology Corp. | System for aiding debugging of integrated circuit microprocessor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6915416B2 (en) | Apparatus and method for microcontroller debugging | |
| JP2651916B2 (ja) | インサーキット・エミュレータ | |
| US6154838A (en) | Flash ROM sharing between processor and microcontroller during booting and handling warm-booting events | |
| JPH05100905A (ja) | ハードウエア支援ブレークポイント機能を有するシステム及び該機能を設ける方法 | |
| JPH011039A (ja) | インサーキット・エミュレータ | |
| US20230205656A1 (en) | Processor with debug pipeline | |
| TW200837555A (en) | Debug method | |
| JPH0728670A (ja) | 情報処理装置 | |
| JP2019204388A (ja) | 半導体装置、およびデバッグ方法 | |
| JPS58165148A (ja) | 命令ストツプ回路 | |
| US20080133838A1 (en) | Data processing device | |
| JPH08171504A (ja) | エミュレ−ション装置 | |
| JPH0814779B2 (ja) | 演算制御装置の初期化方法 | |
| JPS59183443A (ja) | デバツグ装置 | |
| JPH0550016B2 (ja) | ||
| KR920003909B1 (ko) | 디버깅지원회로 | |
| JP2624798B2 (ja) | 処理装置のデバッグ機構 | |
| JPS62145426A (ja) | マイクロプログラム処理装置 | |
| CN118093248A (zh) | Str调试的故障确定方法、装置、电子设备及存储介质 | |
| JPH05224999A (ja) | 暴走処理装置 | |
| JP2004185356A (ja) | デバッグ装置 | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPS61112250A (ja) | デ−タ処理システム | |
| JPH0149975B2 (ja) | ||
| JPS62197834A (ja) | マイクロプログラム制御装置 |