JPH0814779B2 - 演算制御装置の初期化方法 - Google Patents

演算制御装置の初期化方法

Info

Publication number
JPH0814779B2
JPH0814779B2 JP63111093A JP11109388A JPH0814779B2 JP H0814779 B2 JPH0814779 B2 JP H0814779B2 JP 63111093 A JP63111093 A JP 63111093A JP 11109388 A JP11109388 A JP 11109388A JP H0814779 B2 JPH0814779 B2 JP H0814779B2
Authority
JP
Japan
Prior art keywords
initialization
flag
peripheral circuit
initialized
arithmetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63111093A
Other languages
English (en)
Other versions
JPH01280818A (ja
Inventor
幹雄 荻須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63111093A priority Critical patent/JPH0814779B2/ja
Publication of JPH01280818A publication Critical patent/JPH01280818A/ja
Publication of JPH0814779B2 publication Critical patent/JPH0814779B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Retry When Errors Occur (AREA)
  • Microcomputers (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は1チップ型マイクロコンピュータ、あるいは
マイクロプロセッサ等の演算制御装置の初期化方法に関
するものである。
従来の技術 従来より、1チップ型マイクロコンピュータ、あるい
はマイクロプロセッサには初期化回路が内蔵されてい
る。以下に従来の演算制御装置の初期化方法について説
明する。
第4図は従来の初期化方法を示したタイミングチャー
トである。第4図(a)は電源波形、第4図(b)はリ
セット端子波形である。電源が立ち上がってからリセッ
ト端子が高レベルのリセット解除されるまでの低レベル
の間に初期化回路が作動し、初期化が必要なレジスタや
周辺回路をいわゆる“初期状態”にする。この初期化が
終了してから通常動作を開始するが、通常動作中に初期
化が必要な場合、リセット端子にリセットパルスが入力
され、それまで実行していた内容・結果を全て捨てて、
再度初期化を行い再実行を行っていた。
発明が解決しようとする課題 しかしながら上記の従来の方法では、それまで実行し
ていた内容や結果が正しい、もしくは正しくないにかか
わらず一律に捨て、初期化していたので、一部の誤動作
によって大部分の正しい結果を捨てるという無駄が発生
していた。また、1チップ型マイクロコンピュータやマ
イクロプロセッサ本体のみならず、システム自体も初期
化動作に時間を費やすために迅速に再起動がかからない
という問題点も有していた。
本発明は上記従来の問題点を解決するもので、実行中
の初期化動作に関して、初期化が必要なレジスタや周辺
回路についてのみ初期状態にし、それまでの実行内容や
結果で使用可能なものは初期化後も継続して利用するこ
とができる演算制御装置の初期化方法を提供することを
目的とするものである。
課題を解決するための手段 本発明の演算制御装置の初期化方法は、周辺回路やレ
ジスタ群に使用しているかどうかを示す少なくとも1つ
以上の第1のフラッグを設け、初期化装置に電源立ち上
げ以降に初期化動作したかどうかを示す第2のフラッグ
を設け、初期化が必要な場合、まず、前記初期化装置
は、前記第2のフラッグを見にいき、全体を初期化する
必要があるかどうかを判断し、全体を初期化する必要の
ない場合は、前記第1のフラッグを見にいき、初期化す
る必要のある前記レジスタや前記周辺回路を初期化し、
初期化が不必要な前記レジスタや前記周辺回路について
は継続して処理実行を行うものである。
作用 本発明の演算制御装置の初期化方法によれば、動作中
に初期化が必要な場合、初期化する必要のあるレジスタ
や周辺回路だけを限定して初期化が行われ、それまでの
実行内容や結果で使用可能なものは初期化されずに継続
して利用することができる。また、これにより初期化時
間も短縮することができる。
実施例 以下、本発明の演算制御装置の初期化方法の実施例に
ついて、図面を参照しながら説明する。
第1図は本発明の演算制御装置の初期化方法の一実施
例を示すブロック図である。中央処理装置(CPU)1は
レジスタ群2と周辺回路3に接続され、命令および制御
を行う。初期化装置4に電源立ち上げ以降に初期化動作
をしたかどうかを示すフラッグ5を設け、周辺回路3に
周辺回路3を使用しているかどうかを示すフラッグ6を
設ける。そして初期化装置4は初期化するために周辺回
路3とレジスタ群2に接続されている。
以上のように構成された演算制御装置にもとずいて本
発明の初期化方法を説明する。まず、CPU1の起動をかけ
ると電源の立ち上がりを認識するか、もしくは初期時に
起動がかかる内蔵されたマイクロ(μ)ROMによって電
源立ち上げ以降に初期化動作をしたかどうかを示すフラ
ッグ5を“1"にセットする。この後に周辺回路3やレジ
スタ群2を初期化する。通常動作に入りCPU1が周辺回路
3やレジスタ群2に起動をかけたり、値を設定したりす
る。本実施例の場合、周辺回路3についてのみ、使用し
ているかどうかのフラッグ6が設けられている。CPU1が
周辺回路3に起動をかけると、周辺回路3を使用してい
るかどうかのフラッグ6を使用を示す“1"にセットす
る。今、周辺回路3のうち使用している回路としてシリ
アル転送回路だけとし、他の回路は使用していないとす
る。CPU1が周辺回路3の中のシリアル転送回路を起動中
にシリアル転送回路以外の原因で初期化を行わなければ
ならない状態になったとき、また初期化装置4は電源立
ち上げ以降に初期化動作をしたかどうかを示すフラッグ
5の状態を確認しにいく。電源立ち上げ時のようにフラ
ッグ5が“0"のときは全体を初期化する。フラッグ5が
“1"のとき、初期化装置4は周辺回路3やレジスタ群2
のどの部分を初期化すべきかを判断するために周辺回路
3を使用しているかどうかのフラッグ6の状態をみにい
く。本実施例では周辺回路3やレジスタ群2としてシリ
アル転送回路1本に注目するため、フラッグ6の構成を
1ビットに設定してあるが、実際には周辺回路3の数や
レジスタ群2の数だけ用意される。今、フラッグ6の状
態が“1"であるためCPU1が周辺回路3のうちで、シリア
ル転送回路を使用していることを初期化装置4は認識す
る。その結果、初期化装置4はシリアル転送回路以外の
回路を初期化始めるわけであるが、シリアル転送回路は
CPU1が使用中であるため、シリアル転送回路に対しては
初期化を行わない。シリアル転送回路はCPU1から動作の
起動制御を受けるため、シリアル転送動作中にはCPU1と
は無関係に動いている。従って、CPU1が動作中に初期化
が必要な場合、エラーがシリアル転送回路とは無関係な
要因であったときはシリアル転送回路は初期化しなくて
も問題はない。またシリアル転送回路でエラーが発生し
た場合は、シリアル転送回路だけ初期化が行われる。
第2図は本発明の一実施例を表わしたタイミングチャ
ートである。第2図において、(a)は電源波形、
(b)はリセット端子波形、(c)は電源立ち上げ以降
に初期化動作したかどうかを示すフラッグ5の波形、
(d)は周辺回路3を使用しているかどうかを示すフラ
ッグ6の波形である。電源が立ち上がってからリセット
端子が高レベルになってリセットを解除するまでの間
に、電源立ち上げ以降に初期化動作をしたかどうかを示
すフラッグ5をセットし、初期化を開始する。次に、周
辺回路3が動作を始めると周辺回路3を使用しているか
どうかを示すフラッグ6がセットされる。周辺回路3以
外の要因で初期化が必要になった場合、リセット端子に
リセットのパルス波形が入力され、初期化装置4はフラ
ッグ5とフラッグ6が“1"であることから周辺回路3を
除く部分の初期化を開始する。なお、本実施例ではフラ
ッグ5とフラッグ6を設けたがフラッグ5は周辺回路3
とレジスタ群2の全てを初期化すべきときに高速に対応
するために1つのフラッグをみにいけばすぐに初期動作
を行なえるようにしたものであって、最低フラッグ6を
設けるだけでもよい。
次に、本発明の演算制御装置の初期化方法の他の実施
例について、第3図に示したブロック図を参照しながら
説明する。
CPU1は、周辺回路3とレジスタ群8,9,10および11に接
続され、レジスタ群8,9,10および11はそれぞれプログラ
ムカウンタ12,13,14および15に接続されている。初期化
装置4に電源立ち上げ以降に初期化動作をしたかどうか
を示すフラッグ5を設け、周辺回路3とレジスタ群8〜
11およびプログラムカウンタ12〜15にこれを使用してい
るかどうかを示すフラッグ7を設ける。レジスタ群は、
区別するためaからdまでの添字をつけている。また、
プログラムカウンタ(PC)にもaからdの添字を付けレ
ジスタ群の添字aからdに対応させている。初期化装置
4は、初期化するために周辺回路3、レジスタ群8〜11
およびプログラムカウンタ12〜15に接続されている。
次に、このブロック図による動作を説明する。まず、
CPU1の起動をかけると電源の立ち上がりを認識するか、
もしくは初期時に起動がかかる内蔵されたμROMによっ
て、電源立ち上げ以降に初期化動作をしたかどうかを示
すフラッグ5を“1"にセットする。CPU1はレジスタ群a8
からレジスタ群d11までとプログラムカウンタa12からプ
ログラムカウンタd15までを使ってプログラムの処理を
行う。周辺回路3、レジスタ群8〜11およびプログラム
カウンタ12〜15を使用しているかどうかを示すフラッグ
7のa,b,cおよびdはレジスタ群8〜11およびプログラ
ムカウンタ12〜15のaからdまでのどのグループがプロ
グラムの処理対象になっているかどうかを示し、また周
辺回路3がどのレジスタ群グループ8〜11のaからdの
いずれかの使用下にあるかを示すものであり、“1"であ
れば使用中である。何らかの要因で初期化が必要になっ
た場合、フラッグ5が“1"であればフラッグ7を初期化
装置4は確認をしにいく。レジスタ群a8およびプログラ
ムカウンタa12を使用中にこの使用中のものが初期化が
必要な場合が発生したとすると、初期化装置4はフラッ
グ7から初期化すべきレジスタ群やプログラムカウンタ
を判断でき、それに基づいてレジスタ群a8およびPCa12
のみを初期化する。これによりレジスタ群9〜11および
プログラムカウンタ13〜15で処理された内容や周辺回路
3の内容は初期化後も継続して使用することができる。
発明の効果 本発明の演算制御装置の初期化方法によれば、電源立
ち上げ以降の通常動作中に初期化が必要な場合に、初期
化するレジスタや周辺回路を指定できることで、それま
で実行していた初期化が不要な結果を継続して処理する
ことができ、再実行のような無駄が最小限に押さえるこ
とができる。また、システムを構成した場合、故障が発
生した場合の復帰時間はシステム保守がいかに容易にで
きるかの尺度として重要な要素となっているが、この復
帰時間が短くなりシステムの稼働率を上げる効果を得る
ことができる。
【図面の簡単な説明】
第1図は本発明の演算制御装置の初期化方法の一実施例
を示すためのブロック図、第2図は本発明の一実施例を
シーケンシャルに表わしたタイミングチャート、第3図
は本発明の演算制御装置の初期化方法の他の実施例を示
すためのブロック図、第4図は従来の初期化方法を示し
たタイミングチャートである。 1……中央処理装置(CPU)、2……レジスタ群、3…
…周辺回路、4……初期化装置、5,6,7……フラッグ、
8〜11……レジスタ群a〜d、12〜15……プログラムカ
ウンタ(PC)a〜d。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】周辺回路やレジスタ群に、使用しているか
    どうかを示す少なくとも1つ以上の第1のフラッグを設
    け、初期化装置に電源立ち上げ以降に初期化動作したか
    どうかを示す第2のフラッグを設け、初期化が必要な場
    合、まず、前記初期化装置は、前記第2のフラッグを見
    にいき、全体を初期化する必要があるかどうかを判断
    し、全体を初期化する必要のない場合は、前記第1のフ
    ラッグを見にいき、初期化する必要のある前記レジスタ
    や前記周辺回路を初期化し、初期化が不必要な前記レジ
    スタや前記周辺回路については継続して処理実行を行う
    演算制御装置の初期化方法。
JP63111093A 1988-05-06 1988-05-06 演算制御装置の初期化方法 Expired - Lifetime JPH0814779B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63111093A JPH0814779B2 (ja) 1988-05-06 1988-05-06 演算制御装置の初期化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63111093A JPH0814779B2 (ja) 1988-05-06 1988-05-06 演算制御装置の初期化方法

Publications (2)

Publication Number Publication Date
JPH01280818A JPH01280818A (ja) 1989-11-13
JPH0814779B2 true JPH0814779B2 (ja) 1996-02-14

Family

ID=14552204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63111093A Expired - Lifetime JPH0814779B2 (ja) 1988-05-06 1988-05-06 演算制御装置の初期化方法

Country Status (1)

Country Link
JP (1) JPH0814779B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437174B2 (ja) 2001-04-12 2003-08-18 沖電気工業株式会社 省電力化集積回路および省電力化集積回路の制御方法
JP5258610B2 (ja) * 2009-02-10 2013-08-07 三菱電機株式会社 電気回路及び待機系システム
JP6069185B2 (ja) * 2013-12-26 2017-02-01 京セラドキュメントソリューションズ株式会社 電子機器及びアプリケーション初期化プログラム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235928A (ja) * 1985-08-10 1987-02-16 Fujitsu Ltd リセツト方式

Also Published As

Publication number Publication date
JPH01280818A (ja) 1989-11-13

Similar Documents

Publication Publication Date Title
JP2782367B2 (ja) 低電力モードを有するデジタル計算システム
US4796211A (en) Watchdog timer having a reset detection circuit
JPH01161448A (ja) 開発支援特徴を具えるデータプロセツサ
JPH0561692A (ja) マイクロプロセツサの割込み制御装置
EP0702297A1 (en) A data processor with breakpoint circuit and method therefor
JPS6218936B2 (ja)
JPH0814779B2 (ja) 演算制御装置の初期化方法
KR940001268B1 (ko) 가변길이의 각 명령에 대하여 지시된 미정의 어드레싱의 감사기능을 가지는 데이타 프로세서
JPS5854418A (ja) 割込み処理方式
JPS6118045A (ja) プログラムの暴走検出方式
JP2000347880A (ja) 割り込みコントローラおよびマイクロコンピュータ
JP3171615B2 (ja) データ転送のリトライ制御方式
GB2274525A (en) Computer system
KR920003909B1 (ko) 디버깅지원회로
JPS58165148A (ja) 命令ストツプ回路
JP3090065B2 (ja) マイクロコンピュータ
JPH0744407A (ja) マイクロコンピュータのバックアップ装置
JP2869205B2 (ja) データ処理装置のリピート回路
JP2950080B2 (ja) マイクロコンピュータ
JPH05224999A (ja) 暴走処理装置
JP3129873B2 (ja) マイクロコンピュータ
JPS62296236A (ja) マイクロプロセツサの割り込み処理装置
JP2503210B2 (ja) マイクロプログラム制御装置
JP2716274B2 (ja) インサーキット・エミュレータ
JPS58161046A (ja) 割込み制御回路