JPS63250702A - シ−ケンスコントロ−ラ - Google Patents

シ−ケンスコントロ−ラ

Info

Publication number
JPS63250702A
JPS63250702A JP62083802A JP8380287A JPS63250702A JP S63250702 A JPS63250702 A JP S63250702A JP 62083802 A JP62083802 A JP 62083802A JP 8380287 A JP8380287 A JP 8380287A JP S63250702 A JPS63250702 A JP S63250702A
Authority
JP
Japan
Prior art keywords
sequence
program
circuit
stop
stopping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62083802A
Other languages
English (en)
Inventor
Katsuhiro Fujiwara
克弘 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62083802A priority Critical patent/JPS63250702A/ja
Priority to US07/178,198 priority patent/US5070476A/en
Priority to DE3811658A priority patent/DE3811658A1/de
Publication of JPS63250702A publication Critical patent/JPS63250702A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/3648Software debugging using additional hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、シーケンスコントローラ、特にプログラムの
デバッグ機能を持つシーケンスコントローラに関する。
[従来の技術] 従来のシーケンスコン1−〇−ラでのプログラムデバッ
グ機能としては、 (1)、運転停止時入出力状態保持機能(特開昭61−
40605号) (2)、1ステツプ(命令)実行後停止機能(特開昭6
0−57403号) (3)、1スキャン実行後停止機能(特開昭60−21
7402号) などがある。
[発明が解決しようとする問題点] 特開昭61−40605号では、通常シーケンスコント
ローラでは、運転状態から停止状態にしたとき全ての出
力をオフにするところを停止直前の状態に保持しておく
ものでシーケンスコントローラを停止にさせた時の状態
を停止後も認識でき、かつ再運転時は先に停止した直前
の状態から継続続行可能である。しかしこの機能ではシ
ーケンスプロ、ダラムの特定部でシーケンスコントロー
ラを停止させ、その時の状態を認識することが出来ない
ので、シーケンスプログラムのデバッグ機能としては全
く不充分である。
特開昭60−57403号では、シーケンスプログラム
の1ステツプ毎に停止させる機能で、確かに任意のプロ
グラムステップからこの機能を用いると。
きめ細かな命令実行過程は知ることができるが、一般に
シーケンスコントローラの利用者はシーケンス回路単位
の制御動作は考えても、シーケンスコントローラの中味
がどのような順でそのシーケンス回路をプログラムのス
テップに分解し実行しているかまでは考えないものであ
り、その意味からこの従来例では利用者が利用する際ま
ずシーケンスコントローラの中味を理解するなど利用者
への負担を強いることとなりめんどうである。
特開昭60−217402号では、特開昭60−574
03号に対しシーケンスコントローラの動作の特徴であ
る゛′全プログラムメモリの内容を実行し終えると再び
先頭から実行する″いわゆるサイクリックスキャニング
処理の、処理の切れ目である1スキヤンの最後でシーケ
ンスコントローラを停止させる。
よってこのとき各制御対象の状態を調べることによりプ
ログラムの実行状態が認識でき、デバッグ作業が行なえ
る。また特開昭60−57403号のようなシーケンス
コントローラの特別な知識は必要ない。しかしこの場合
は、1スキヤン中に同じ制御対象が2度以上変化すると
きなどその状態が把握できなく、従ってより完全なデバ
ッグ作業をやる場合不充分である。
さらに前記3つの従来例のいずれも停止条件設定が単純
で、プログラムデバッグ時に付きものの、複雑な条件後
の状態認識を行なうには不充分である。
上記従来技術での問題点は、シーケンスコントローラが
制御動作をしている状態が充分な精度で認識でき、かつ
それを利用する際簡単な指定方法にて実現できなかった
ことである。
本発明の目的は1強力なるデバッグ機能を持たせると共
に、複雑な停止条件後の状態認識についても充分に対応
できるようにしたシーケンスコントローラを提供するに
ある。
[問題点を解決するための手段] 本発明は、シーケンスプログラムの意味のある最小単位
である1シーケンス回路単位の先頭部を判定する第1の
手段と、この判定結果をシーケンス処理の停止の1つの
条件とする第2の手段と、より成る。
この第2の手段は、具体的には以下の如きものである。
(1)、第1の手段よりの信号を計数し、2以上任意数
(n+1)計数して後シーケンスコントローラを停止さ
せるようなシーケンスコントローラの実行停止手段。
(2)、特定の制御対象を指定するプログラムステップ
を含む回路を任意回数実行後に停止させるようなシーケ
ンスコントローラの実行停止手段。
(3)、特定の制御対象の特定条件となった時の回路で
選択的に停止するシーケンスコントローラの実行停止手
段6 (4)、特定のシーケンスプログラム命令を含む回路を
任意回数実行後に停止させるようなシーケンスコントロ
ーラの実行停止手段。
[作用] 上記各手段により、1シーケンス回路を単位としてシー
ケンスコントローラの停止を円滑に実行できる。
[実施例] 第1図は本発明のn回路処理後処理を停止させるシーケ
ンスコントローラの実施例図を示す6本実施例は、下記
の構成より成る。
シーケンスプログラムメモリド・・シーケンスプログラ
ムを格納する。第3図(ロ)には、プログラムメモリ1
の内容の一例を示した。この時のシーケンス回路図は第
3図(イ)に示した。シーケンス回路は、1シーケンス
回路単位に分割して考えることとし、各1シーケンス回
路単位毎にその先頭命令の表示をしてプログラムメモリ
1に格納させておく。この先頭命令がみつかった場合、
前回の1シーケンス回路の読出しは終了し、次の1シー
ケンス回路の読出しへと更新されうる状態になったこと
がわかる。
シーケンス処理部2・・・シーケンスプログラムメモリ
1からシーケンスプログラムを次々に読出し、シーケン
ス制御人力5の入力条件をみてシーケンス処理を行い、
その結果を制御出力6として制御系に出す。更に、各続
出した命令毎に1シーケンス回路の先頭命令か否かチェ
ックし、停止シーケンス回路数nに到達した場合、シー
ケンスプログラムからの読出しを停止する。これによっ
てシーケンス処理を停止させる。
通信制御プロセッサ3・・・シーケンス処理部2と周辺
機器4との間に介在し、各種のデータの交信を行う。
尚、シーケンス処理部2は、第1図に示すように複数の
構成要素より成る。これらの構成要素は以下の動作説明
の中で述べる。
プログラムメモリ1よりシーケンス処理部2は順次シー
ケンスプログラムを読み出し、制御対象よりの入力5(
シーケンス制御入力)の状態を基に内部で該プログラム
に対応した演算を施し、制御対象への出力6(シーケン
ス制御出力)として出力する。
また多くの場合においてシーケンス処理部2には周辺機
器4と呼ばれる、モニタ、プログラミング用機器が接続
される。なお接続に際してはシーケンス処理部2以外に
通信制御プロセッサ3なる部分が付加され、シーケンス
演算とは無関係に周辺機器4に対する通信サービスを行
なうことがある。
さてシーケンス処理部2をもう少し詳しく見てみると、
メモリ1に対する処理を主に行なう命令処理部21と、
制御人力5.制御出力6に対する処理を行なう入出力制
御部23と、通信プロセッサ3に対する処理を主に行な
う運転制御部22から構成されている。
処理部21.制御部22は更に詳しく示すと、まず処理
部21では全体のタイミングを司る基本タイミング発生
部211からタイミング信号が発せられて各部分が順に
動作することになる。まずプログラムカウンタ212よ
りメモリ1ヘプログラムアドレスが出力され、そのアド
レスに対応するプログラムデータが読み出される。これ
を命令レジスタ213にて一旦記憶され次の命令デコー
ダ214に供給される。デコーダ214は命令を解釈す
るとそれに対応する制御信号を入出力制御部23や命令
処理部215に出力する。命令処理部215は入出力制
御部23よりのデータにて演算し、結果を再び入出力制
御部23に返すことによりシーケンス制御動作が実現す
る。
一方運転制御部22では、プロセッサ3即ち周辺機器4
からのシーケンス運転/停止指令を受けて先のタイミン
グ発生部211に伝え、シーケンサを止めたり動かした
りすることと、シーケンサが停止した際、その状態をプ
ロセッサ3に知らせる役割を持つ。
前者は、シーケンサコントロールレジスタ222にプロ
セッサ3が所定のデータを書き込むことにより運転/停
止制御部221に入り、最終的にタイミング発生部21
1に伝えることにより実現する。
後者は、シーケンサ停止信号発生部224によりプロセ
ッサ3にシーケンサが停止したことをいち早く知らせる
ことと、シーケンサスティタスレジスタ223↓こより
その停止要因を知らせることにより実現する。
なお、本発明による部分は、命令デコーダ214の拡張
部分としての回路先頭命令判定部216と。
その出力をカウント入力とする先頭命令カウント部22
5、さらに先に説明した実行停止信号発生部224の部
分である。
ここで、第2図にシーケンサコントロールレジスタ22
2とシーケンサスティタスレジスタ223のビット構成
を示す。
第2図で、コントロールレジスタ222内ハ、シーケン
ス運転命令部(“1″′ならば運転 II Q 11な
らば停止の指示)、n回路実行停止モード規定部(“1
″ならば停止する 11 Q ljならば停止しない)
1回路光頭命令カウンタ数レジスタ部とより成る。
スティタスレジスタ223内は、シーケンサ停止フラグ
(II 1 jjならば停止中、′O′″ならば運転中
)、n回路実行後停止部(111jlならばn回路実行
後停止モードで停止したことを示し、′0”ならば別要
因であることを示す)、停止要因フラグ部とより成る。
第3図は、シーケンス回路例とそれがシーケンスプログ
ラムメモリに入るときの様子を示し、更に本発明におけ
る回路先頭命令の例を示す。この命令は、1回路中佐頭
にのみ置かれ、間には入らない。
即ち、第3図(イ)は、シーケンス回路例であり、この
シーケンス回路は、1シーケンス回路単位の集まりであ
る。第3図(ロ)は、このシーケンス回路をプログラム
化して、メモリ1に格納した例を示す。1シーケンス回
路毎に第3図(ハ)に示す如き回路先頭命令を作成し、
これをメモリ1の各回路の先頭番地に埋込ませておく。
さて、以上の構成のもとに、本発明の目的の1つである
nスキャン実行後停止の動作を、第4図によりn=1の
場合を例にとって説明する。
まず、シーケンサ停止中のとき、3より4を経由して1
回路実行後停止モードの設定を行ない。
次にシーケンサを運転にする。するとシーケンサは順に
命令を実行してゆくが、その時回路先頭命令が来るたび
にカウンタ225を+1して行き、カウント2となった
とき、即ち最初の回路先頭命令が来てから2回目の回路
先頭が来たとき2つまり1回路を実行し終った後、その
信号が内部停止指令となって制御部221八、外部停止
報知信号となって発生部224からプロセッサ3に発せ
られシーケンサは停止する。この時もちろんシーケンサ
はその状態を保持しているので、これ以降にて周辺機器
より状態をモニタすれば、1スキャン実行後の状態を認
識することができる。
本実施例によれば従来例に対しわずかの変更にて本発明
の機能が実現できる。また指定に際しては、ユーザが充
分理解の及ぶ回路単位での指定であるので簡単な操作で
実現できる。
なお、n回路実行後停止への拡張は上記説明のnを1以
外に変え停止判定をn+1とすることで簡単に実現でき
る。
以上の実施例によれば、シーケンスコントローラがシー
ケンス回路1回路を認識するためには、(1)回路先頭
命令の定義 (2)プログラム実行時、読み込んだプログラム命令の
、回路先頭命令かどうかの判定手段を含むこととすれば
よい。更に、この判定手段がらの結果を1つの入力とし
、並にその他条件を入力としてシーケンスコントローラ
を停止させる手段によって。
(イ) 1回路毎に停止 (ロ) n回路毎に停止 (ハ)特定制御対象を含む回路実行後停止(ニ)特定命
令を含む回路実行後停止 (ホ) (ハ)、(ニ)において複数回実行後停止など
の目的動作が達成できる。尚、(イ)、(ロ)は先の実
施例で示した例である。このときシーケンスコントロー
ラ停止手段は上記それぞれ目的動作によって内容が異な
り、次の様な具体的手段が必要となる。
(イ)の手段:判定手段信号カウント2にて停止(ロ)
の手段:判定手段信号カウントn+1にて停止 (ハ)の手段:特定制御対象アクセス命令実行記憶手段
と、それよりの信号と判定手段 信号のアンド条件で停止 (ニ)の手段:特定命令実行記憶手段と、それよりの信
号と判定手段信号のアンド条件 で停止 (ホ)の手段:(ハ)、(ニ)それぞれアンド条件成立
回数計数手段と、予め設定しておく 停止させる回数との比較手段、その 比較結果の一致で停止 などとなる。
[発明の効果] 本発明によれば、シーケンスコントローラにおけるプロ
グラムデバッグ作業において、シーケンスコントローラ
の利用者が容易に理解出来、かつプログラムの意味ある
最小単位である1回路毎にデバッグ機能の指定が出来る
ので、デバッグ時間短縮に大いに効果がある。
0全デバッグ機能がない場合    約17100運転
停止時の状態保持機能のみ  約1/10o1ステツプ
実行停止機能のみ   約17201スキヤン実行停止
機能のみ   約173程度のデバッグ時間短縮が見込
める。
【図面の簡単な説明】
第1図は本発明の実施例図、第2図はコントロールレジ
スタ、スティタスレジスタのデータ構成図、第3図はシ
ーケンス回路とプログラムとを示す図、第4図は本発明
の処理フロー図である。 1・・・シーケンスプログラムメモリ、2・・・シーケ
ンス処理部、3・・・通信制御プロセッサ。 代理人 弁理士  秋 本 正 実 第2図 コントロール しジスタ (222’)スティタス  
しジスタ (223) 第3 悶 (イ)                      
 (つ)7007ラムトLり内溶 第4図

Claims (1)

    【特許請求の範囲】
  1. 1、シーケンスプログラムを格納するプログラムメモリ
    と、該プログラムメモリから読出したシーケンスプログ
    ラムから1シーケンス回路単位を判定する第1の手段と
    、この判定結果をシーケンス処理の停止の1つの条件と
    する第2の手段と、より成るシーケンスコントローラ。
JP62083802A 1987-04-07 1987-04-07 シ−ケンスコントロ−ラ Pending JPS63250702A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62083802A JPS63250702A (ja) 1987-04-07 1987-04-07 シ−ケンスコントロ−ラ
US07/178,198 US5070476A (en) 1987-04-07 1988-04-06 Sequence controller
DE3811658A DE3811658A1 (de) 1987-04-07 1988-04-07 Sequenz-controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62083802A JPS63250702A (ja) 1987-04-07 1987-04-07 シ−ケンスコントロ−ラ

Publications (1)

Publication Number Publication Date
JPS63250702A true JPS63250702A (ja) 1988-10-18

Family

ID=13812791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62083802A Pending JPS63250702A (ja) 1987-04-07 1987-04-07 シ−ケンスコントロ−ラ

Country Status (3)

Country Link
US (1) US5070476A (ja)
JP (1) JPS63250702A (ja)
DE (1) DE3811658A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03248203A (ja) * 1990-02-27 1991-11-06 Mitsubishi Electric Corp プログラマブルコントローラの制御方法
CN103425066A (zh) * 2013-08-02 2013-12-04 上海华力微电子有限公司 一种晶圆批量作业动态处理系统及其处理方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2526688B2 (ja) * 1990-02-22 1996-08-21 三菱電機株式会社 プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法
JP2743622B2 (ja) * 1991-06-17 1998-04-22 三菱電機株式会社 数値制御装置
GB2266606B (en) * 1992-04-27 1996-02-14 Intel Corp A microprocessor with an external command mode
GB2266605B (en) * 1992-04-27 1995-10-11 Intel Corp Microprocessor having a run/stop pin for accessing an idle mode
US6240508B1 (en) * 1992-07-06 2001-05-29 Compaq Computer Corporation Decode and execution synchronized pipeline processing using decode generated memory read queue with stop entry to allow execution generated memory read
US5321603A (en) * 1992-12-15 1994-06-14 Allen-Bradley Company, Inc. Programming apparatus for an industrial controller using two-dimensional graphic behavior profiles
JPH08123515A (ja) * 1994-10-25 1996-05-17 Fanuc Ltd シーケンス・プログラムの表示方式
FR2757653B1 (fr) * 1996-12-20 1999-03-12 Sextant Avionique Controleur d'entrees-sorties autonome et deporte
JP3663106B2 (ja) * 2000-02-28 2005-06-22 東芝機械株式会社 データ入出力装置
JP4582167B2 (ja) * 2007-04-27 2010-11-17 ダイキン工業株式会社 群管理装置及び群管理プログラム
JP5937637B2 (ja) * 2014-04-30 2016-06-22 ファナック株式会社 シーケンスプログラムの切り替え時に、切り替え予告信号を出力する制御装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6024963B2 (ja) * 1978-03-16 1985-06-15 豊田工機株式会社 シ−ケンスコントロ−ラ
DE2941647A1 (de) * 1978-10-15 1980-05-29 Canon Kk Bilderzeugungsgeraet
JPS56108109A (en) * 1980-02-01 1981-08-27 Fanuc Ltd Programmable sequence controller
JPS56162103A (en) * 1980-05-16 1981-12-12 Toshiba Mach Co Ltd Sequence control device
JPS5723110A (en) * 1980-07-18 1982-02-06 Hitachi Ltd Sequence controller
JPS5760411A (en) * 1980-09-29 1982-04-12 Toyoda Mach Works Ltd Status display device of sequence controller
JPS5868109A (ja) * 1981-10-17 1983-04-22 Toshiba Mach Co Ltd 機能拡張性を有するプログラマブルシ−ケンスコントロ−ラ
JPS59205605A (ja) * 1983-05-07 1984-11-21 Hitachi Ltd シ−ケンス制御装置
JPS6057403A (ja) * 1983-08-29 1985-04-03 Mitsubishi Electric Corp シ−ケンスコントロ−ラ
JPS60217402A (ja) * 1984-04-11 1985-10-31 Matsushita Electric Works Ltd シ−ケンサ
JPS6140605A (ja) * 1984-08-01 1986-02-26 Koyo Denshi Kogyo Kk プログラマブルコントロ−ラ
JPS61190607A (ja) * 1985-02-18 1986-08-25 Toyoda Mach Works Ltd 異常停止機能を備えた数値制御工作機械
JPH0670764B2 (ja) * 1985-03-06 1994-09-07 株式会社日立製作所 シ−ケンス制御装置
JPH0713778B2 (ja) * 1985-08-30 1995-02-15 株式会社日立製作所 プログラマブルシ−ケンスコントロ−ラ
JPS62117001A (ja) * 1985-11-16 1987-05-28 Hitachi Ltd プログラマブルシ−ケンスコントロ−ラの入出力処理方法
US4908745A (en) * 1986-10-08 1990-03-13 Hitachi, Ltd. Sequence controller
JPH06140605A (ja) * 1992-04-08 1994-05-20 Nec Corp ゲートアレイ
JPH0657403A (ja) * 1992-08-14 1994-03-01 Daido Steel Co Ltd 連続式プラズマ熱処理炉

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03248203A (ja) * 1990-02-27 1991-11-06 Mitsubishi Electric Corp プログラマブルコントローラの制御方法
CN103425066A (zh) * 2013-08-02 2013-12-04 上海华力微电子有限公司 一种晶圆批量作业动态处理系统及其处理方法

Also Published As

Publication number Publication date
DE3811658A1 (de) 1988-10-27
DE3811658C2 (ja) 1990-03-22
US5070476A (en) 1991-12-03

Similar Documents

Publication Publication Date Title
JP2526688B2 (ja) プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法
JPS63250702A (ja) シ−ケンスコントロ−ラ
JPH02156334A (ja) 情報処理装置
KR900000113B1 (ko) 명령 감시구성을 갖는 컴퓨터 시스템
EP0190358A1 (en) System for controlling a programmable controller
US4807178A (en) Programmable sequence controller having indirect and direct input/output apparatus
JPH0420496B2 (ja)
KR100218696B1 (ko) 프로그램 수행경로 역추적 기능을 가지는 프로그램가능 논리제어기
JPS63197247A (ja) マイクロプログラム制御装置
JPS61240341A (ja) マイクロプログラム制御装置
JPS62197834A (ja) マイクロプログラム制御装置
KR950005523B1 (ko) 프로그램어블 로직 콘트롤러의 스텝 런 처리방법
JPH03212732A (ja) メモリコマンド処理装置
JPS6258339A (ja) 命令先取り制御装置
KR920005092Y1 (ko) 프로그래머블 콘트롤러의 카운터 명령 처리 장치
JPS6020771B2 (ja) マイクロ診断方式
JPS595931B2 (ja) 演算処理システムのアドレス停止方式
JPH0237450A (ja) チャネル装置
JPH05127944A (ja) 端末制御デバツグシステム
JPH04140852A (ja) 情報処理装置の診断方式
JPS61241843A (ja) 情報処理装置
JPH0259829A (ja) マイクロコンピュータ
JPH08263324A (ja) デバッグ容易化装置
JPS58159150A (ja) 制御記憶装置の診断装置
JPH04302001A (ja) プログラマブルコントローラ