JPH03212732A - メモリコマンド処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、メモリコマンド処理装置に関し、特に、マイ
クロコンピュータ等においてマイクロプログラム実行時
のループ処理先のメモリコマンド処理に用いて好適なメ
モリコマンド処理装置に関する。

（従来の技術） マイクロプログラム（ファームウェア）によってメモリ
リードする場合、メモリデータについては、メモリリー
ドを命令した次のステップでロドされるのが一般的であ
る。ところか、これては処理時間がかかり過ぎる。これ
に着目し、メモリコマンド処理を行なう先行処理装置に
より、現在実行中のマイクロアドレスｎよりも先行する
マイクロアドレスｎ十１のコマンドの先行処理を行ない
、次の処理ではメモリデータのリード／ライトたけを実
行するようなシステムか考えられる。

今、第２図の説明図に示すような処理フローを考える。

第２図に示すように、処理の流れは処理Ａから処理Ｅま
てか直列に実行されるようになっている。処理りの判断
処理でループが実行されると、処理の流れは処理りから
処理Ｂに移る。ここで、処理Ａ、Ｃにはメモリコマンド
か含まれておらず、処理Ｂ、Ｅにはメモリリートコマン
ドが含まれているものとする。一方、処理りはある条件
が成立するまで処理Ｂにブランチして処理をループする
ものとする。

さて、処理Ａの時点で、先行処理されるのは処理Ｂのメ
モリコマンドである。この先行処理により、実際の処理
が処理Ｂに進んだ時点ではメモリデータを直ちにロード
することができる。更に、処理Ｃが終了し処理りに進む
と、この時点て先行処理されるメモリコマンドは処理Ｅ
に対応するものである。つまり、ここから処理が処理Ｂ
にループするとしても、処理Ｃてのメモリコマンドの先
行処理はループ先の処理Ｂに対応するものではない。こ
のため、例えば数千回のループ処理が行なわれるような
場合、処理Ｃにおけるメモリコマンドの先行処理は全く
生かされないことになる。このような場合においては、
各ループ毎に、１ステップ分のハードウェアによるダミ
ーステップを挿入する必要があった。

（発明が解決しようとする課題） 上述のメモリコマンド処理装置では、ループ処理時にメ
モリコマンドの先行処理が十分に生かされず、ループ処
理毎にダミーステップが挿入されてしまい、ＣＰＵの処
理能力や性能に少なからぬ影響を与えており、ループ処
理時のメモリコマンド先行処理を効果的に行なうことか
大きな課題となっていた。

本発明は、上記に鑑みてなされたもので、その目的は、
ループ処理の含まれるフローにおいては、ループ先に対
応するメモリコマンドの先行処理を行なわせることによ
り、ループ処理時間を短縮するようにしたメモリコマン
ド処理装置を提供することにある。

〔発明の構成〕

（課題を角ｑ決するだめの手段） 本発明のメモリコマンド処理装置は、現在実行中のマイ
クロアドレス及び次に実行すべきマイクロアドレスを出
力するシーケンサと、前記シーケンサからの次に実行す
べきマイクロアドレスを保持する第１のラッチと、ブラ
ンチ発生時にブランチ先のマイクロアドレスを保持する
第２のラッチと、処理フローがループ処理になったこと
を検出するループ処理検出手段と、前記ループ処理検出
手段の出力に基づいてループ処理でない場合には前記第
１のランチに格納されているマイクロアドレスを選択し
、ループ処理の場合には前記第２のラッチに格納されて
いるマイクロアドレスを選択するセレクタと、前記セレ
クタで選択されたマイクロアドレスに基づいてメモリコ
マンドコードを引き比し、メモリコマンドの先行処理を
実行する制御手段と、を備えるものとして構成される。

（作　用） 現在実行中のマイクロアドレス及び次に実行すべきマイ
クロアドレスを出力するシーケンサから、次に実行すべ
きマイクロアドレスを第１のラッチ手段に保持させると
共に、ブランチ発生時にはブランチ先のマイクロアドレ
スを第２のラッチに保持させておく。処理フローがルー
プ処理になっていない場合には、セレクタに前記第１の
ラッチに格納されているマイクロアドレスを選択させる
。

ループ処理検出手段により処理フローがループ処理にな
ったことが検出された場合には、セレクタに前記第２の
ラッチに格納されているマイクロアドレスを選択させ、
制御手段では前記セレクタで選択されたマイクロアドレ
スに基づいてメモリコマンドコードを引き出して、メモ
リコマンドの先行処理を実行する。

（実施例） 以下、図面を参照しながら本発明の詳細な説明する。

第１図は、本発明の一実施例に係るメモリコマンド処理
装置のブロック図である。第１図において、シーケンサ
１は、現在実行中のマイクロアドレスｎと次に実行すべ
きマイクロアドレスｎ＋１を出力する。ラッチ３は次に
実行すべきマイクロアドレスｎ＋１を保持する。ラッチ
２はラッチ３に保持されているマイクロアドレスをブラ
ンチ発生時に取り込み保持する。ブランチ制御部７は、
ブランチ発生時に、ラッチ２にラッチ３のマイクロアド
レスを取り込むように指示すると共に、シーケンサ１か
らのブランチ先のマイクロアドレスをラッチ８に保持す
るように制御する。コンパレータ４は、ラッチ２に保持
されたマイクロアドレスと、ラッチ３に保持されたマイ
クロアドレスを比較して、処理がループ処理になってい
るか否かを判定する。セレクタ５は、コンパレータ４の
比較結果に基づいて、比較不一致の場合はループ処理で
はないと判断してラッチ３に保持されたマイクロアドレ
スを選択し、比較一致の場合はループ処理になっている
と判断してラッチ８に保持されたマイクロアドレスを選
択する。先行処理制御部６は、セレクタ５で選択された
マイクロアドレスから、メモリコマンドコード制御部１
０のメモリコマンドを参照して、メモリ部１１に対する
メモリコマンドの先行処理を実施する。メモリコマンド
コード制御部１０は、先行処理制御部６からのマイクロ
アドレスに基づいて次に実行すべき命令コードを発生し
、先行処理制御部６に与える。

方、命令コード制御部９は、シーケンサ１から出力され
る現在実行すべきマイクロアドレスに基づいて、現在実
行すべき命令コードをＣＰＵ部１２に出力し、制御する
ものである。

以上のような構成において、次にその動作を、第２図の
処理フローに適用した場合を例にとって説明する。

今、シーケンサ１が処理りのマイクロアドレスを命令コ
ード制御部９に出力すると、命令コード制御部９は実行
すべき命令コードをＣＰＵ部１２に出力し、その命令コ
ードに従ってＣＰＵ部１２は所定の処理を行なう。この
時に、シーケンサ１は、ラッチ３に対して次に実行すべ
きマイクロアドレス、つまり処理Ｅのマイクロアドレス
を出力し、ラッチ３はこれを保持する。コンパレータ４
は、ラッチ３に保持されたマイクロアドレスと、ラッチ
２に保持されたマイクロアドレスを比較する。ちなみに
、ラッチ２は、ブランチ制御部７からの指令に基づいて
、先のループ処理開始時にラッチ３に保持されていたマ
イクロアドレスを保持する作用を有するが、最初はルー
プ処理が行なわれていないので当然″０＃が保持されて
いる。従って、１回目のループ処理の開始時は当然コン
パレータ４の比較結果は不一致である。そのため、セレ
クタ５は、ラッチ３のマイクロアドレスを選択して先行
処理制御部６に出力する。先行処理制御部６は、与えら
れたマイクロアドレスによってメモリコマンドコード制
御部１０よりメモリ命令コードを受取り、先行処理を行
なう。当然この先行処理は無効な処理とされる。

さて、処理の流れが処理りから処理Ｂに戻るループ処理
となり、処理りの次に実行すべき命令が処理Ｂになると
、ブランチ制御部７によって、ラッチ３の保持内容、つ
まり処理Ｅのメモリコマンドに対応するマイクロアドレ
スかラッチ２に転送保持される。一方、ブランチ制御部
７の指令に基づいて、ラッチ８には、シーケンサ１から
ブランチ先である処理Ｂのマイクロコマンドに対応する
マイクロアドレスが保持される。

次に、シーケンサ１が、命令コード制御部９に、処理り
のマイクロアドレスを出力すると共に、ラッチ３に処理
Ｅのマイクロアドレスを出力すると、１回目のループ処
理時にラッチ２には処理Ｅのマイクロコマンドに対応す
るマイクロアドレスか保持されているため、コンパレー
タ４は、ラッチ２とラッチ３に保持されている各マイク
ロアドレスの一致を検出することになる。その結果、セ
レクタ５は、ラッチ８に保持されているマイクロアドレ
ス、つまりループ先の処理Ｂのマイクロコマンドに対応
するマイクロアドレスを選択して先行処理制御部６に出
力する。その結果、先行処理制御部６は、処理Ｂのマイ
クロアドレスを次に実行すべきマイクロアドレスとして
メモリコマンド先行処理の命令を実行することになる。

これは、先行処理制御部６が、与えられたマイクロアド
レスによって、メモリコマンドコード制御部１０からメ
モリ命令コードを受取り、これに基づいてメモリ部１１
に対する先行処理を実行するという手順で実施される。

以上のような動作の結果、ループ処理時には、ループ先
のメモリコマンドの先行処理を効率よく実行させること
かできるので、多数回繰り返し実行されることの多いル
ープ処理時の処理時間を大幅に低減することかできる。

〔発明の効果〕

以上述べたように、本発明によれば、メモリコマンドの
先行処理を行なうようなシステムにおいて、ループ処理
か入った場合でも、ループ先のマイクロアドレスに話づ
くマイクロコマンドの先行処理を行なうこととなり、マ
イクロコマンドの実行時間の短縮とＣＰＵの処理能力の
向上という効果か１７られる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るメモリコマンド処理装
置のブロック図、第２図はマイクロアドレスによる一般
的な処理フローの一例を示す説明図である。 １・・・シーケンサ、２＋　　３＋　　８・・・ラッチ
、４・・・コンパレータ、５・・・セレクタ、６・・・
先行処理制御部、７・・・ブランチ制御部、９・・・命
令コード制御部、１０・・・メモリコマンドコード制御
部、１１・・・メモリ部、１２・・・ＣＰＵ部。

Claims (1)

1. 【特許請求の範囲】 現在実行中のマイクロアドレス及び次に実行すべきマイ
   クロアドレスを出力するシーケンサと、前記シーケンサ
   からの次に実行すべきマイクロアドレスを保持する第１
   のラッチと、 ブランチ発生時にブランチ先のマイクロアドレスを保持
   する第２のラッチと、 処理フローがループ処理になったことを検出するループ
   処理検出手段と、 前記ループ処理検出手段の出力に基づいてループ処理で
   ない場合には前記第１のラッチに格納されているマイク
   ロアドレスを選択し、ループ処理の場合には前記第２の
   ラッチに格納されているマイクロアドレスを選択するセ
   レクタと、 前記セレクタで選択されたマイクロアドレスに基づいて
   メモリコマンドコードを引き出し、メモリコマンドの先
   行処理を実行する制御手段と、を備えることを特徴とす
   るメモリコマンド処理装置。