JPH02204844A - デバッグ用割込み発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １丘欠１ 本発明はデバッグ用割込み発生回路に関し、特にマイク
ロプログラムの検証のために中央処理装置に設けられる
デバッグ用割込み発生回路に関する。

藍嵐弦韮 従来、マイクロプログラムの検証方法としては、検証対
象のマイクロプログラムの実行中に外部から割込み信号
を与え、この割込み信号が与えられても所定の処理が間
違いなく行われるかを調べることによりマイクロプログ
ラムの検証を行う方法がある。

このような従来のマイクロプログラムの検証方法では、
マイクロプログラムの特定の条件に同期して割込み信号
を与えることが難しく、割込み発生の様々なタイミング
に対応してマイクロプログラムの検証を行うことが難し
いという問題点がある。

九肌ム旦碧 本発明は上記のような従来のものの問題点を除去すべく
なされたもので、実現困難であった条件のもとでのマイ
クロプログラムの検証を容易に可能とするデバッグ用割
込み発生回路の提供を目的とする。

九肌立璽丞 本発明によるデバッグ用割込み発生回路は、内部バスを
有する情報処理装置のデバッグ用割込み発生回路であっ
て、マイクロ命令実行毎に予め設定した所定レジスタの
データを前記内部バス上に出力する出力手段と、前記出
力手段により前記内部バス上に出力された前記所定レジ
スタのデータと、予め設定された比較データとを比較す
る比較手段と、前記比較手段により一致が検出されたと
きに割込みを発生する手段とを有することを特徴とする
。

尺腹贋 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る０図において、制御記憶１から読出されたマイクロプ
ログラムのマイクロ命令は命令レジスタ２に保持され、
選択回路４を介して実行制御部５に供給されて実行され
る。

この場合、フリップフロップ（Ｆ／Ｆ）６は論理“Ｏ”
となっており、フリップフロップ６からの出力信号によ
り選択回路４では命令レジスタ２からの出力信号が選択
される。

フリップフロップ６はその内容をマイクロ命令が実行さ
れる毎に反転する機能を有しているので、命令レジスタ
２に保持されたマイクロ命令が実行されると、フリップ
フロップ６の内容が反転されて論理“１”となり、選択
図Ｆ＃１４ではバス出力命令レジスタ３からの出力信号
が選択される。

バス出力命令レジスタ３には予め設定された所定レジス
タ（図示せず）の内容を実行制御部５の内部バス５１１
に出力させるためのマイクロ命令が図示せぬコンソール
からセットされているので、フリップフロップ６の内容
が論理“１″になると、該マイクロ命令が選択回路４を
介して実行制御部５に供給されて実行される。

但し、該マイクロ命令は所定レジスタの内容を内部バス
５１上に出力させるのみで、ハードウェア状態を一切変
化させることはない。

該マイクロ命令の実行により内部バス５１上に出力され
た所定レジスタの内容は一致検出回路８に供給され、−
数構出回路８において比較データレジスタ７に予めコン
ソールからセットされたデータと比較される。

一方、命令レジスタ２においてはフリップフロップ６の
内容が論理“１”のときにその内容が保持され、フリッ
プフロップ６の内容が論理“０″のときに制御記憶１か
ら読出されたマイクロ命令が格納される。

第２図は本発明の一実施例の動作を示すタイミングチャ
ートである。これら第１図および第２図を用いて本発明
の一実施例の動作について説明する。

フリップフロップ６の内容が論理０パのときに、制御記
憶１からマイクロ命令Ａが読出されて命令レジスタ２に
格納されると、マイクロ命令Ａが選択回路４を介して実
行制御部５に供給されて実行される。

このマイクロ命令Ａの実行により、命令レジスタ２には
次に実行されるマイクロ命令Ｂが制御記憶１から読出さ
れて格納される。

これと同時に、フリップフロップ６の内容が論理“１”
に反転されるので、命令レジスタ２に格納されたマイク
ロ命令Ｂはそのまま保持されるとともに、選択回路４で
はバス出力命令レジスタ３に格納されているマイクロ命
令Ｚを選択し、実行制御部５にはマイクロ命令Ｚが供給
されて実行される。

このマイクロ命令Ｚの実行により、所定レジスタの内容
が内部バス５１上に出力されて一致検出回路８に供給さ
れる。

一致検出回路８では所定レジスタの内容と比較データレ
ジスタ７に格納されたデータとの比較が行われ、これら
の一致が検出されると、−数構出回路８からアンドゲー
ト９に論理１１１″が出力される。

アンドゲート９ではフリップフロップ６の内容と一致検
出回路８の出力信号との論理積がとられており、この場
合にはフリップフロップ６の内容が論理“１′で、−数
構出回路８からの出力信号も論理“１″なので、実行制
御部５への割込み要求信号として論理“１“が出力され
る。

すなわち、バス出力命令レジスタ３に格納されているマ
イクロ命令Ｚの実行によって所定レジスタから内部バス
５１上に出力された内容と、比較データレジスタ７に格
納されたデータとが一致した場合にのみ、実行制御部５
に割込み要求信号として論理“１″が出力される。

実行制御部５ではアンドゲート９からの割込み要求信号
が入力されると、割込みを発生させる。

フリップフロップ６の内容が論理“０″の場合には、−
数棟出回路８で一致が検出されても実行制御部５に割込
み要求信号が出力されることはない。

マイクロ命令Ｚにより所定レジスタから出力された内容
が比較データレジスタ７のデータと一致しないときには
、フリップフロップ６の内容が論理°゛０“に反転され
ることにより、命令レジスタ２に保持されたマイクロ命
令Ｂが選択回路４を介して実行制御部５に供給されて実
行される。

以後、上述の動作と同様にして、マイクロ命令Ｂの実行
後にマイクロ命令Ｚが実行され、マイクロ命令Ｚの実行
後にマイクロ命令Ｃが実行される。

したがって、予めコンソールからバス出力命令レジスタ
３に比較対象のレジスタの内容を内部バス５１に出力さ
せるためのマイクロ命令Ｚをセットし、また比較データ
レジスタ７に期待値をセットしておけば、従来実現困難
であった条件のもとでのマイクロプログラムの検証を容
易に行うことができる。

このように、検証対象のマイクロプログラムのマイクロ
命令が実行される毎に所定レジスタの内容を内部バス５
１上に出力させ、この所定レジスタの内容が予め比較デ
ータレジスタ７に設定したデータと一致したときに割込
みを発生させるようにすることによって、従来実現困難
であった条件のもとてのマイクロプログラムの検証を容
易に可能とすることができ、デバッグの効率を向上させ
ることができる。

北曹Ｖと１果 以上説明したように本発明によれば、マイクロ命令実行
毎に予め設定した所定レジスタのデータを内部バス上に
出力させ、該データと予め設定された比較データとの一
致が検出されたときに割込みを発生させるようにするこ
とによって、実現困難であった条件のもとてのマイクロ
プログラムの検証を容易に可能とすることができるとい
う効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明の一実施例の動作を示すタイミングチャー
トである。 主要部分の符号の説明 ３・・・・・・バス出力命令レジスタ ４・・・・・・選択回路　　　　５・・・・・・実行制
御部６・・・・・・フリップフロップ ７・・・・・・比較データレジスタ ８・・・・・・−数棟出回路

Claims (1)

【特許請求の範囲】
1. （１）内部バスを有する情報処理装置のデバッグ用割込
   み発生回路であって、マイクロ命令実行毎に予め設定し
   た所定レジスタのデータを前記内部バス上に出力する出
   力手段と、前記出力手段により前記内部バス上に出力さ
   れた前記所定レジスタのデータと、予め設定された比較
   データとを比較する比較手段と、前記比較手段により一
   致が検出されたときに割込みを発生する手段とを有する
   ことを特徴とするデバッグ用割込み発生回路。