JPH06103109A - データプロセッサ、及びこれを用いるデバッグ装置 - Google Patents

Abstract

(57)【要約】 【目的】 高級言語を用いてプログラム開発されるデー
タプロセッサのシンボリックデバッグ機能としてモジュ
ール単位のブレイクをデータプロセッサの内蔵ハードウ
ェアにより実現する。 【構成】 データプロセッサ１は、サブルーチンのよう
な高級言語のモジュール単位で命令を実行して当該モジ
ュールの最後の復帰命令実行直後にブレイクをかけるモ
ードを有し、同モードはエミュレータによってコントロ
ールレジスタ（ＭＳＣＮＴ）に設定される。同モードで
は、サブルーチンからの戻り先番地を、ブランチ命令実
行時にスタックされるべき戻り先番地を利用してリター
ンアドレスレジスタ（ＲＡＨ）に取得し、これを、サブ
ルーチンからのリターン命令でスタックから命令ポイン
タ（ＩＰ）にポップされる戻り先番地と比較回路５２で
比較し、比較結果が一致の場合にブレークを発生する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、Ｃ言語などの高級言語
を用いてプログラム開発が行われるデータ処理装置のた
めのシンボリックデバッガ機能のうち、モジュール単位
でブレイクをかける機能をデータ処理装置の内蔵ハード
ウェアで実現する技術に関するものである。

【０００２】

【従来の技術】高級言語で記述されたソースプログラム
は、例えば、アッセンブリ言語で記述されたコード（ア
ッセンブリコード）にコンパイルされ、更にこれが、ア
ッセンブラによってオブジェクトプログラムに変換され
る。このオブジェクトプログラムが機械語としてデータ
プロセッサで実行される。このような高級言語を用いて
開発されるソフトウェアのデバッグにおいては、デバッ
グの容易化という観点から、アッセンブルコードに直接
着目しないでデバッグが行われる。このようなデバッグ
をシンボリックデバッグという。

【０００３】前記シンボリックデバッグについて更に説
明する。中央処理装置が命令を実行するためには絶対番
地を必要とする。デバッグ段階では、この絶対番地が度
重なる翻訳作業（コンパイル，アッセンブル）の結果修
正され、一定しないのが通常であり、エミュレーション
の開始条件や停止条件などを絶対番地で指定することは
非常な負担になる。この反面、プログラミングの際、分
岐先、データ、或はモジュールなどに付加した参照名
（シンボル）は、デバッグ全段階を通して通常変更され
ることはなく、これに対応する絶対番地が変更されるだ
けである。このことから、参照名を使用してエミュレー
ションを実行できれば、絶対番地を記憶したりする負担
から開放され、デバッグが容易となる。この参照名を使
用するようなデバッグ手法がシンボリックデバッグであ
る。このシンボリックデバッグによってエミュレーショ
ンを実施するには、シンボルテーブルなどと呼ばれるア
ドレス対応表が利用される。このテーブルは、例えば、
そのプログラムで使用される参照名及び文（ステートメ
ント）番号と、それに対応する相対番地の相関表とされ
る。エミュレーション時には、そのシンボル名がエミュ
レーションの停止条件などとして指定されると、エミュ
レーションを制御するためのソフトウェアがそのテーブ
ルの相関表から対応する相対番地を探して絶対番地を計
算する。例えば、このシンボルテーブルは、翻訳作業時
にコンパイラ制御子として所定の命令を指定すると自動
的に作成される。そしてこのシンボルテーブルは、例え
ば、エミュレーションを制御するためのソフトウェアに
よって、エミュレータ内部のメモリに展開される。

【０００４】斯るシンボリックデバッグを行なう場合、
高級言語の各ステートメントに対するブレークは、プロ
グラムを高級言語記述上の１ステップづつ実行すること
で実現される。通常プログラムはモジュール単位（高級
言語における関数単位）でデバッグを行ない、主プログ
ラムをデバッグする際にはその中で呼ばれるサブルーチ
ンのようなモジュールはデバッグ済の場合が多い。その
ため、主プログラムをデバッグする際はその中で呼ばれ
るサブルーチンのようなモジュールの中をステップ実行
する必要はなく、当該モジュールを一つの単位としてス
テップ実行する要求が生じる。

【０００５】この場合、一つの単位としてステップ実行
されるようなモジュールの最後の復帰命令実行直後にブ
レイクをかける必要がある。これは復帰後の最初の命令
でモジュールの返した値を更新してしまう可能性がある
ためである。サブルーチンのようなモジュールを一つの
単位として実行して当該モジュールの最後の復帰命令実
行直後にブレイクをかけることを以下モジュールスルー
ブレークと呼ぶ。ところが通常はモジュールの最後の復
帰命令アドレスは、ブランチ命令若しくはコール命令な
どによるそのモジュールの呼び出しの際には不明という
問題がある。このため以下の従来技術で問題を解決し、
モジュールスルーブレークを実現していた。第１の技術
としてモジュール復帰後の最初の命令をデバッグ命令に
置換し、ソフトウェアブレイクをかける方法がある。ま
た第２の技術として、データプロセッサがモジュール呼
び出し時に形成するメモリ上のスタックをエミュレータ
のソフトウェアが解析し、モジュール最後の復帰アドレ
スを求め、これをブレークポイントとしてブレイクをか
ける方法が特開昭６１−１８０３４４号公報に記載され
ている。

【０００６】

【発明が解決しようとする課題】しかしながら、モジュ
ール復帰後の最初の命令をデバッグ命令に置換する手法
は、ユーザのプログラムがＲＯＭ上にあるようなシステ
ムでは適用できず、既にデバッグ済みのモジュールの中
でもステップ実行せざるをえないという問題があった。
また、データ処理装置がモジュール呼び出し時に形成す
るメモリ上のスタックを、エミュレータ側のソフトウェ
アで解析する手法では、それ専用の解析ソフトウェアが
必要であり、処理が複雑でかつ処理に長時間を要し、そ
の上、主プログラムから呼ばれる第１のモジュールがさ
らに第２のモジュールを呼ぶような場合には対処できな
いという問題があった。

【０００７】本発明の目的は、ユーザのプログラムにデ
バッグ命令を埋め込むことをせず、またエミュレーショ
ンソフトウェアに負担をかけることなく、シンボリック
デバッガにおけるモジュールスルーブレークを、データ
プロセッサの内蔵ハードウェアで実現することにある。
更に本発明の別の目的は、モジュールスルーブレークの
対象とされるモジュールの中で更に別のモジュールが呼
び出されるような場合も、それらを併せて一単位とし
て、上記同様にモジュールスルーブレークをデータプロ
セッサの内蔵ハードウェアで実現することにある。

【０００８】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【００１０】すなわち、本発明に係るデータプロセッサ
は、サブルーチンのような高級言語のモジュール単位で
命令を実行して当該モジュールの最後の復帰命令実行直
後にブレイクをかけるモジュールスルーブレークモード
を有し、同モードの有効並びに無効が選択的に外部から
指定されるモジュールスルーブレークイネーブルビット
（ＭＳＢＥ）のような手段を備えて成るものである。更
に詳しくは、モジュールスルーブレークモードにおい
て、モジュールコール命令でモジュールからの復帰アド
レスをデータプロセッサ内のリターンアドレスレジスタ
（ＲＡＨ）のような記憶手段に登録し、そのモジュール
からのリターン命令実行でリターンアドレスホールドレ
ジスタ（ＲＡＨ）と復帰アドレスとを比較し、一致して
いたらモジュールブレイク例外を発生させる。

【００１１】更に、主プログラムから呼ばれるモジュー
ルがさらに別のモジュールを呼ぶような場合にも最初に
コールされるモジュール全体を１単位としてモジュール
スルーブレークを実現するには、リターンアドレスホー
ルドレジスタ（ＲＡＨ）のような記憶手段に加えて、モ
ジュールスルーブレークモードの指定に呼応して第１の
状態に初期化され、この第１の状態において前記記憶手
段の書換えを許容し、該記憶手段に対する情報書き込み
に応じて第２の状態にされるモジュールスルーブレーク
バリッドビット（ＭＳＢＶ）のような制御ビットを設け
る。

【００１２】前記制御ビットと、モジュールスルーブレ
ークモードの有効並びに無効が選択的に外部から指定さ
れる前記手段とは、外部から状態設定可能なモジュール
スルーブレークコントロールレジスタ（ＭＳＣＮＴ）で
構成することができる。

【００１３】このようなデータプロセッサに対して高級
言語に基づくシンボリックデバッグをサポートするエミ
ュレータのようなデバッグ装置は、モジュールスルーブ
レークの要求に応じて、前記コントロールレジスタ（Ｍ
ＳＣＮＴ）の初期設定を行うためのシンボリックデバッ
グファームウェアの記憶領域を有して構成される。

【００１４】

【作用】上記した手段によれば、モジュールスルーブレ
ークをサポートするデータプロセッサは、所望のモジュ
ールへのコール命令でスタックされる当該モジュールか
らの復帰アドレスをスタックとは別の領域に登録し、そ
のモジュールからのリターン命令実行で前記登録された
復帰アドレスとスタックからポップされた復帰アドレス
とを比較し、一致していたらモジュールブレイク例外を
発生させ、このことは、データプロセッサが自らのハー
ドウェアを介して前記コールされたモジュールの最後の
復帰命令実行直後にブレイクをかけるように作用する。
このことは、高級言語のシンボリックデバッグ機能とし
てのモジュールスルーブレークを、ユーザのプログラム
にデバッグ命令を埋め込むことをせず、またエミュレー
ションソフトウェア（シンボリックデバッガファームウ
ェア）に負担をかけることなく実現する。

【００１５】リターンアドレスホールドレジスタ（ＲＡ
Ｈ）への新たなデータの登録を許可するか禁止するかを
指示するためのモジュールスルーブレークバリッドビッ
ト（ＭＳＢＶ）を有することは、コールされたサブルー
チンからの復帰アドレスが一度リターンアドレスホール
ドレジスタ（ＲＡＨ）に登録された後、当該サブルーチ
ンからのリターン命令が実行されるまで、そのリターン
アドレスホールドレジスタ（ＲＡＨ）の復帰アドレスが
保持するように作用し、主プログラムから呼ばれるモジ
ュールがさらに別のモジュールを呼ぶような場合にも最
初にコールされたモジュール全体を１単位としてモジュ
ールスルーブレークを実現する。

【００１６】

【実施例】図７には本発明の一実施例に係るマイクロプ
ロセッサを適用したエミュレータ並びにターゲットシス
テムの全体がブロック図で示される。

【００１７】エミュレータ１００はエミュレータ本体１
１０及びエミュレータボックス１２０から構成され、前
記エミュレータボックス１２０に搭載されたマイクロプ
ロセッサ１がインタフェースケーブル１３０を介してタ
ーゲットシステム２００のマイクロプロセッサ搭載コネ
クタ２０１に接続される。ターゲットシステム２００は
ソフトウェアデバッグ若しくはシステムデバッグ対象と
されるマイクロプロセッサ応用システムである。エミュ
レータ１００に搭載されるマイクロプロセッサ１は、前
記ターゲットシステム２００のコネクタ２０１に搭載さ
れるべきマイクロプロセッサと同等若しくは同じマイク
ロプロセッサである。このマイクロプロセッサ１は、タ
ーゲットシステム２００のコネクタ２０１に搭載される
べきマイクロプロセッサに対する評価専用プロセッサで
あってもよいが、本実施例では、双方のマイクロプロセ
ッサは同一チップを利用した同一のものである。即ち、
マイクロプロセッサ１は、後述するデバッグサポート機
能を有している。尚、図において２０２はメモリであ
り、このメモリ２０２などが接続されるバス２０３は、
前記コネクタ２０１を介してマイクロプロセッサ１に接
続されるようになっている。２０４はユーザプログラム
ＲＯＭである。このユーザプログラムＲＯＭ２０４は、
マスクＲＯＭのほか電気的にプログラム可能なＥＰＲＯ
Ｍ或はＥＥＰＲＯＭであってもよい。ユーザプログラム
ＲＯＭ２０４には、システムデバッグ或はソフトウェア
デバッグに利用されるターゲットプログラムが格納され
る。ソフトウェアデバッグに際して、ターゲットプログ
ラムをエミュレータメモリ１１２に格納し、その格納領
域でユーザプログラムＲＯＭ２０４を代替することがで
きる。

【００１８】図７のシステムにおいて、マイクロプロセ
ッサ１は、ターゲットシステム２００のためのターゲッ
トプログラムを実行してターゲットシステム２００を代
行制御する。斯る代行制御途上においてターゲットシス
テム２００との間でやりとりされるアドレス並びにデー
タなどの各種バス情報や制御信号などはエミュレータイ
ンタフェース１２２を介してエミュレータ本体１１０に
与えられ、例えばマイクロプロセッサ１のバスサイクル
に従ってその情報がエミュレータメモリ１１２内の所定
記憶領域例えばトレースメモリにトレースされ、また、
その情報がエミュレータ本体１１０の制御部１１１に与
えられて各種エミュレーション制御などに供される。エ
ミュレーションを行うに当たり、前記マイクロプロセッ
サ１のデバッグサポート機能に対する初期設定若しくは
条件設定は、前記制御部１１１がエミュレータインタフ
ェース１２２を介して行う。エミュレータ本体１１０は
図示しないホスト装置のようなシステム開発装置などと
接続され、同開発装置から各種デバッグ用コマンドを受
け付け、これを解釈してエミュレーションのための制御
を行い、また、トレースされた情報を前記システム開発
装置に渡したりする。

【００１９】シンボリックデバッグのための制御プログ
ラム（シンボリックデバッガファームウェア）はエミュ
レータメモリ１１２に格納されており、エミュレータ制
御部１１１はエミュレータインタフェース１２２を介し
てマイクロプロセッサ１にアクセスし、シンボリックデ
バッグのために必要な動作モードの設定やレジスタの設
定などの処理を行う。また、前記シンボルテーブルのよ
うなアドレス対応表も例えばエミュレータメモリ１１２
に格納される。

【００２０】図１には本発明の一実施例に係るマイクロ
プロセッサ１が示される。

【００２１】このマイクロプロセッサ１は、命令キャッ
シュメモリ（ＩＣＡＣＨＥ）２、命令用アドレス変換バ
ッファ（ＩＴＬＢ）３、及び命令プリフェッチキュー
（ＩＰＦＱ）４を有し、プリフェッチすべき命令のアド
レスは命令解釈部５に含まれる命令ポインタ（ＩＰ）５
０から出力される。命令ポインタ５０から出力されるプ
リフェッチアドレスは、命令キャッシュメモリ２に供給
され、そのアドレスに対応するエントリが存在する場合
（キャッシュヒット）には対応命令が命令キャッシュメ
モリ２から命令プリフェッチキュー４に供給される。対
応エントリが命令キャッシュメモリ２に存在しない場合
には命令用アドレス変換バッファ部（ＩＴＬＢ）３で変
換された物理アドレスが内部アドレスバス１１に供給さ
れる。このアドレスで外部メモリの番地を指定してリー
ドサイクルが起動され、内部データバス１２を介して命
令がフェッチされる。このときフェッチされる命令は命
令キャッシュメモリ２を通り、当該キャッシュメモリ２
にはその命令が新たなエントリとして追加される。

【００２２】コール命令（ＣＡＬＬ）のようなサブルー
チンへブランチする命令では、他の命令に制御を移す際
に戻り番地をスタックに待避しなければならない。した
がって、待避されるべきアドレスは、ブランチ命令に続
く命令のアドレスでなくてはならない。特に制限されな
いが、本実施例に従えば、命令プリフェッチが行われる
ので、このとき命令プリフェッチのための命令アドレス
を保持している命令ポインタ５０は、実行中の命令より
も数バイト分進んだアドレスを指している。これをその
まま戻り番地として待避することはできない。そこで本
実施例においては、命令ポインタ５０の値を待避すべき
ときは、当該命令ポインタ５０の値を、現在実行中の次
の命令のアドレスに補正し、補正された値をスタックに
待避するようになっている。ブランチされたプロシジャ
から元のプロシジャに戻るときはリターン命令などを介
して前記待避された戻り番地が命令ポインタ５０に書き
込まれる。本実施例に従えば、ブランチ命令を実行する
ときは、命令プリフェッチキュー４の内容はクリアされ
る。尚、命令ポインタ５０の値を補正するための構成に
ついては、本発明に直接関係ないので図示はしていない
が、例えば、命令プリフェッチキューにプッシュされて
いる命令数並びに命令のサイズに従って容易に補正する
ことができる。

【００２３】前記命令プリフェッチキュー４にプリフェ
ッチされた命令の解釈は命令解釈部５に含まれる命令デ
コーダ５４が行う。特に制限されないが、命令デコーダ
５４に供給される命令は２種類に大別され、第１の命令
群に含まれる命令については命令デコーダ５４による命
令の解読で命令実行に必要な所要の制御信号を生成す
る。これによって生成される制御信号はセレクタ５５を
介して内部制御信号１８として各部に供給される。第２
の命令群に含まれる命令に対しては、命令デコーダ５４
がこれを判定し、所要の情報をマイクロプログラム部５
３に与え、マイクロプログラムを介して命令実行に必要
な所要の制御信号を生成する。このようにして生成され
る制御信号はセレクタ５５を介して内部制御信号１８と
して各部に供給される。

【００２４】前記制御信号１８に従って命令を実行する
ための実行ユニットは、汎用レジスタ（Ｒｎ）７及び算
術論理演算器（ＡＬＵ）８などの演算回路を含み、それ
らは内部データバス１２とインタフェースされる。内部
データバス１２には演算に利用されるデータなどを保持
するためのデータキャッシュメモリ（ＤＣＡＣＨＥ）１
０のデータ入出力端子が結合される。このデータキャッ
シュメモリ１０のアドレス入力端子には内部アドレスバ
ス１１から供給されるアドレス又は算術論理演算器８で
演算されたアドレスがセレクタ１９を介して供給され
る。セレクタ１９を介して供給されるアドレスに対応す
るエントリが存在する場合には外部メモリアクセスに代
えてデータキャッシュメモリ１０の保持データが利用さ
れる。キャッシュミスの場合にはデータ用アドレス変換
バッファ部（ＤＴＬＢ）９を介して変換された物理アド
レスによって外部メモリがアクセスされ、これによって
内部データバス１２に読み込まれたデータが演算に利用
される。

【００２５】制御部６は、割り込み制御のための論理、
外部とハンドシェークでバスサイクルを制御する制御論
理、各種バスアクセス制御信号を生成するための論理、
さらには各種制御用レジスタなどを有し、外部バスの制
御、制御レジスタの管理など、マイクロプロセッサ１の
全体的な制御を行う。図にはプロセッサステータスワー
ドレジスタ（ＰＳＷ）６２、モジュールスルーコントロ
ールレジスタ（ＭＳＣＮＴ）６１、及びバス制御回路６
０が代表的に示される。この制御部６は、命令アクセス
やオペランドアクセスといったバスアクセスの種別を複
数ビットのコードで示すバスアクセスタイプ信号、リー
ド／ライト信号、バススタート信号、アドレスストロー
ブ信号などを外部に出力し、データコンプリート信号や
割り込み信号などを外部から受ける。

【００２６】次に本実施例のマイクロプロセッサ１が自
らのハードウェアでサポートするモジュールスルーブレ
ークについて説明する。本実施例のマイクロプロセッサ
１は、エミュレータを利用したソフトウェアデバッグや
システムデバッグのためのデバッグサポート機能を有
し、その一つが前記モジュールスルーブレーク機能であ
る。このモジュールスルーブレークは、前述したよう
に、サブルーチンのようなモジュールを一つの単位とし
て実行して当該モジュールの最後の復帰命令実行直後に
ブレイクをかけるための機能であり、特に本実施例のマ
イクロプロセッサ１はモジュール単位のブレイクを内蔵
ハードウェアで実現する。マイクロプロセッサ１が有す
るデバッグサポート機能を利用する場合、当該マイクロ
プロセッサ１にはデバッグモードが設定される。デバッ
グモードは、例えばプロセッサステータスワードレジス
タ６２の所定ビットに割当てられたデバッグモード指定
ビットが制御レジスタ操作命令によって活性化されるこ
とによって指定される。したがって、本実施例に従え
ば、モジュールスルーブレークはデバッグモードが有効
とされているときに利用可能にされる。

【００２７】モジュールスルーブレークをマイクロプロ
セッサ１のハードウェアで実現するために、命令解釈部
５はリターンアドレスホールドレジスタ（ＲＡＨ）５１
という３２ビットレジスタ及び比較回路５２を有し、前
記制御部６はモジュールスルーブレークコントロールレ
ジスタ（ＭＳＣＮＴ）６１という３２ビットの制御レジ
スタを有する。

【００２８】前記リターンアドレスホールドレジスタ
（ＲＡＨ）５１及びモジュールスルーブレークコントロ
ールレジスタ（ＭＳＣＮＴ）６１の一例は図２に示され
る。リターンアドレスホールドレジスタ（ＲＡＨ）５１
は３２ビットの復帰アドレス保持レジスタである。すな
わち、ブランチ命令などにしたがって前記命令ポインタ
５０の値を待避すべきとき、当該命令ポインタ５０のア
ドレスが、現在実行中の次の命令のアドレスに補正され
てスタックに待避されるが、当該待避されるべきアドレ
ス（戻り番地）がリターンアドレスホールドレジスタ
（ＲＡＨ）５１に格納される。モジュールスルーブレー
クコントロールレジスタ（ＭＳＣＮＴ）６１はモジュー
ルスルーブレークイネーブルビット（ＭＳＢＥ）を第０
ビットに、モジュールスルーブレークバリッドビット
（ＭＳＢＶ）を第１ビットに割り当ててある。モジュー
ルスルーブレークコントロールレジスタ（ＭＳＣＮＴ）
６１の設定は、前記シンボリックデバッガファームウェ
アに含まれる制御レジスタ操作命令によって内部データ
バス１２を介して行われる。モジュールスルーブレーク
イネーブルビット（ＭＳＢＥ）＝１は、モジュールスル
ーブレークモードを意味し、モジュールスルーブレーク
イネーブルビット（ＭＳＢＥ）＝０は、モジュールスル
ーブレークモードの無効を意味する。モジュールスルー
ブレークバリッドビット（ＭＳＢＶ）＝１は、リターン
アドレスホールドレジスタ（ＲＡＨ）５１に保持されて
いるデータが有効であることを示し、リターンアドレス
ホールドレジスタ（ＲＡＨ）５１への新たなデータの登
録若しくは書換えを抑止する。モジュールスルーブレー
クバリッドビット（ＭＳＢＶ）＝０は、リターンアドレ
スホールドレジスタ（ＲＡＨ）５１が保持するデータが
無効であることを示し、リターンアドレスホールドレジ
スタ（ＲＡＨ）５１の書換えが可能であることを意味す
る。

【００２９】図３にはモジュールスルーブレークを実行
するときのデータ処理手順の一例が示される。

【００３０】先ず、制御レジスタ操作命令でモジュール
スルーブレークコントロールレジスタ（ＭＳＣＮＴ）６
１のモジュールスルーブレークイネーブルビット（ＭＳ
ＢＥ）を１に、モジュールスルーブレークバリッドビッ
ト（ＭＳＢＶ）を０にセットする（Ｓ１）。斯る処理の
指示は、図示しない前記システム開発装置からエミュレ
ータ本体１１０にモジュールスルーブレークのためのコ
マンドが発行されることによって与えられる。このコマ
ンドはエミュレータ制御部１１１が解読し、この解読結
果に従って前記制御レジスタ操作命令をマイクロプロセ
ッサ１に実行させる。このとき既にデバッグモードが設
定されていることはいうまでもない。

【００３１】モジュールスルーブレークイネーブルビッ
ト（ＭＳＢＥ）＝１の場合、モジュールスルーブレーク
を行うモジュールへのコール命令が実行されるときに、
そのモジュールからの復帰アドレスすなわち命令ポイン
タ（ＩＰ）５０の前記補正されたアドレス（以下単に復
帰アドレスとも記す）がスタックにプッシュされるが、
このとき、モジュールスルーブレークバリッドビット
（ＭＳＢＶ）＝０であるのでリターンアドレスホールド
レジスタ（ＲＡＨ）５１にその復帰アドレスを登録す
る。その後、モジュールスルーブレークコントロールレ
ジスタ（ＭＳＣＮＴ）６１のモジュールスルーブレーク
バリッドビット（ＭＳＢＶ）を１にセットして、リター
ンアドレスホールドレジスタ（ＲＡＨ）５１の書換えを
抑止する。そしてモジュールへ分岐する（Ｓ２）。尚、
モジュールスルーブレークイネーブルビット（ＭＳＢ
Ｅ）＝０の場合、リターンアドレスホールドレジスタ
（ＲＡＨ）５１への登録、モジュールスルーブレークコ
ントロールレジスタ（ＭＳＣＮＴ）６１のモジュールス
ルーブレークバリッドビット（ＭＳＢＶ）のセットは行
わない。

【００３２】モジュール内の命令を実行し、最後のリタ
ーン命令を実行すると、マイクロプロセッサ１は先ず、
前記復帰アドレスをスタックからポップして命令ポイン
タ５０にセットする。そしてこのとき、モジュールスル
ーブレークバリッドビット（ＭＳＢＶ）＝１ならばリタ
ーンアドレスホールドレジスタ（ＲＡＨ）５１の値と命
令ポインタ（ＩＰ）５０の値とを比較する（Ｓ３）。比
較の結果一致したならば、制御線１５を介し、制御部６
にモジュールスルーブレーク例外の発生を通知し、モジ
ュールスルーブレークコントロールレジスタ（ＭＳＣＮ
Ｔ）６１のモジュールスルーブレークイネーブルビット
（ＭＳＢＥ），モジュールスルーブレークバリッドビッ
ト（ＭＳＢＶ）を共にクリアする。通知を受けた制御部
６はバス制御回路６０が例外処理ハンドラのベクタフェ
ッチを起動し、例外処理ハンドラへ分岐される（Ｓ
４）。これによって、マイクロプロセッサ１による命令
の実行が停止され、例えばその状態すなわちブレーク状
態がエミュレータ制御部１１１に通知される。比較の結
果が一致していないならば、通常にリターン命令を実行
してもとのプロシジャーに復帰される（Ｓ５）。

【００３３】ここで図４を参照しながらモジュールスル
ーブレークの実際の動作とモジュールスルーブレークコ
ントロールレジスタ（ＭＳＣＮＴ）６１のモジュールス
ルーブレークバリッドビット（ＭＳＢＶ）の必要性を更
に説明する。

【００３４】ｍａｉｎ（）がａｂｃ（）を呼び、更にａ
ｂｃ（）がｇｈｉ（）を呼んでいる高級言語記述のプロ
グラムにおいて、ａｂｃ（）をモジュールスルーブレー
クする場合、これをアセンブラ命令上の動作と対応付け
て考える。サブルーチンへのブランチ命令である”ＢＳ
Ｒ ａｂｃ”の直前に、制御レジスタ操作命令でモジュ
ールスルーブレークコントロールレジスタ（ＭＳＣＮ
Ｔ）６１のモジュールスルーブレークイネーブルビット
（ＭＳＢＥ）を１に、モジュールスルーブレークバリッ
ドビット（ＭＳＢＶ）を０にセットする。”ＢＳＲ ａ
ｂｃ”の実行で復帰アドレスＢ１がスタックにプッシュ
され、このときモジュールスルーブレークバリッドビッ
ト（ＭＳＢＶ）＝０であるから、リターンアドレスホー
ルドレジスタ（ＲＡＨ）５１に、当該復帰アドレスＢ１
が登録される。そして、モジュールスルーブレークバリ
ッドビット（ＭＳＢＶ）が１にセットされ、ａｂｃへ分
岐する（）。次に”ＢＳＲ ｇｈｉ”の実行時にはモ
ジュールスルーブレークイネーブルビット（ＭＳＢＥ）
＝１であるが、モジュールスルーブレークバリッドビッ
ト（ＭＳＢＶ）＝１であるので、復帰アドレスＢ２がス
タックにプッシュされるときには、リターンアドレスホ
ールドレジスタ（ＲＡＨ）５１への登録は行われずにｇ
ｈｉへ分岐する（）。ｇｈｉのリターン命令ＲＴＳで
はモジュールスルーブレークコントロールレジスタ（Ｍ
ＳＣＮＴ）６１のモジュールスルーブレークバリッドビ
ット（ＭＳＢＶ）＝１のためスタックからポップされた
復帰アドレスＢ２とリターンアドレスホールドレジスタ
（ＲＡＨ）５１の内容であるＢ１とが比較されるが、不
一致のためそのアドレスＢ２へ復帰する（）。ａｂｃ
のリターン命令ＲＴＳではモジュールスルーブレークコ
ントロールレジスタ（ＭＳＣＮＴ）６１のモジュールス
ルーブレークバリッドビット（ＭＳＢＶ）＝１のためス
タックからポップされる復帰アドレスＢ１とリターンア
ドレスホールドレジスタ（ＲＡＨ）５１の内容であるア
ドレスＢ１とが比較され、一致するためにモジュールス
ルーブレーク例外が発生する（）。この例のようにモ
ジュールスルーブレークをかけているモジュールが入れ
子の構造になっているとき、一度リターンアドレスホー
ルドレジスタ（ＲＡＨ）５１を登録した後はモジュール
コール命令でのリターンアドレスホールドレジスタ（Ｒ
ＡＨ）５１の更新を抑止する必要があり、モジュールス
ルーブレークコントロールレジスタ（ＭＳＣＮＴ）６１
のモジュールスルーブレークバリッドビット（ＭＳＢ
Ｖ）は、リターンアドレスホールドレジスタ（ＲＡＨ）
５１のそのような不所望な書換えを抑止する機能を果た
す。

【００３５】尚、図１には前記モジュールスルーブレー
ク以外のデバッグサポート機能の一例として通常のブレ
ーク機能をサポートするためのブレークポイント制御回
路５６が示されている。このブレークポイント制御回路
５６は、デバッグモードにおいてブレークすべきアドレ
スが設定され、これをエミュレーション中のアクセスア
ドレスなどと比較し、その一致状態を制御部６に通知
し、これによって、バス制御回路６０が例外処理ハンド
ラのベクタフェッチを起動し、例外処理ハンドラへ分岐
して、マイクロプロセッサ１による命令の実行を停止さ
せる。命令の実行アドレスをブレークポイントとする場
合には、実行中の次に実行すべき命令アドレスがブレー
クポイントとの比較対象にされる。

【００３６】図５にはマイクロプロセッサ１が自らのハ
ードウェアによってモジュールスルーブレークをサポー
トする場合にエミュレータ側で行うべき処理ステップが
示される。同図並びに上記説明から明らかなように、モ
ジュールスルーブレークを行うに当たり、エミュレータ
側では、システム開発装置がエミュレータ１００に対し
てモジュールスルーブレーク要求をコマンドにて発行
し、これを受け付けたエミュレータ１００は制御レジス
タの設定を行って、目的とするサブルーチンコール命令
からエミュレーションを開始すればよく、エミュレータ
のファームウェアにとってその処理は何等負担にはなら
ない。例えば、そのための処理時間は約２００ｎｓｅｃ
のような短い時間とされる。

【００３７】図６には、モジュール呼び出し時に形成す
るメモリ上のスタックをエミュレータのソフトウェアが
解析し、モジュール最後の復帰アドレスを求め、これを
ブレークポイントとしてブレイクをかける手法によっ
て、モジュールスルーブレークを実現する場合にエミュ
レータ側で行うべき処理ステップが示される。システム
開発装置がエミュレータ１００に対してモジュールスル
ーブレーク要求を発行すると、エミュレータ１００はそ
の指示にしたがって制御レジスタの設定を行って、目的
とするサブルーチンコール命令からエミュレーションを
開始する。そうすると、その制御レジスタの設定状態に
したがって、割り込みルーチンが起動され、エミュレー
タのファームウェアによって、メモリ上のプログラム情
報の解析が行われ、前記サブルーチンコールからのリタ
ーンアドレスの抽出が行われ、そのリターンアドレスが
ブレークポイント制御回路のブレークポイントに設定さ
れ、その後、当該割り込みルーチンから復帰して、エミ
ュレーションを再開する。このようにモジュールスルー
ブレークをマイクロプロセッサのハードウェアでサポー
トしていない場合には、サブルーチンコールからのリタ
ーンアドレスの抽出などの処理のために、例えば約１０
ｍｓｅｃのような比較的長い処理時間を要し、エミュレ
ータのファームウェアにも負担がかかる。換言すれば、
エミュレータの開発に際して、その様な複雑な処理を行
うためのソフトウェアも開発しなければならなくなる。

【００３８】上記実施例によれば以下の作用効果があ
る。 （１）外部からアクセス可能なモジュールスルーブレー
クコントロールレジスタ（ＭＳＣＮＴ）６１と、モジュ
ールからの復帰アドレスを保持するリターンアドレスホ
ールドレジスタ（ＲＡＨ）５１と、そのモジュールから
のリターン命令の実行に際して当該リターンアドレスホ
ールドレジスタ（ＲＡＨ）５１の値とスタックからポッ
プされた復帰アドレスとを比較する比較回路５２とを備
え、外部からモジュールスルーブレークコントロールレ
ジスタ（ＭＳＣＮＴ）６１を介してマイクロプロセッサ
１にモジュールスルーブレークモードが設定されると、
所望のモジュールへのコール命令でスタックされる当該
モジュールからの復帰アドレスをリターンアドレスホー
ルドレジスタ（ＲＡＨ）５１にも登録し、そのモジュー
ルからのリターン命令実行でリターンアドレスホールド
レジスタ（ＲＡＨ）５１の値と復帰アドレスとを比較
し、一致していたらモジュールブレイク例外を発生させ
るから、マイクロプロセッサ１は、自らのハードウェア
を介して、モジュールの最後の復帰命令実行直後にブレ
イクをかけることができる。 （２）これにより高級言語のシンボリックデバッグ機能
としてのモジュールスルーブレークを、ユーザのプログ
ラムにデバッグ命令を埋め込むことをせず、またエミュ
レーションソフトウェア（シンボリックデバッガファー
ムウェア）に負担をかけることなく実現できる。換言す
れば、モジュール復帰後の最初の命令をデバッグ命令に
置換する手法とは異なり、ユーザプログラムがＲＯＭ上
にあるようなシステムに対しても、既にデバッグ済みの
モジュールの中で再度ステップ実行を行うことなく、モ
ジュールスルーブレークを実現でき、また、データプロ
セッサがモジュール呼び出し時に形成するメモリ上のス
タックを解析するための専用の解析ソフトウェアをエミ
ュレータのファームウェアとして開発する手間を省くこ
とができる。 （３）モジュールスルーブレークコントロールレジスタ
（ＭＳＣＮＴ）６１は、モジュールスルーブレークモー
ドの有効性を指示するモジュールスルーブレークバリッ
ドビット（ＭＳＢＶ）のほかに、リターンアドレスホー
ルドレジスタ（ＲＡＨ）５１への新たなデータの登録を
許可するか禁止するかを指示するためのモジュールスル
ーブレークバリッドビット（ＭＳＢＶ）を有し、リター
ンアドレスホールドレジスタ（ＲＡＨ）５１に新たなデ
ータを登録したときはモジュールスルーブレークバリッ
ドビット（ＭＳＢＶ）を反転してリターンアドレスホー
ルドレジスタ（ＲＡＨ）５１の書換えを禁止するから、
モジュールスルーブレークの対象とされるモジュールが
入れ子の構造になっているときでも、コールされたサブ
ルーチンからの復帰アドレスが一度リターンアドレスホ
ールドレジスタ（ＲＡＨ）５１に登録された後は、当該
サブルーチンからのリターン命令が実行されるまで、そ
のリターンアドレスホールドレジスタ（ＲＡＨ）５１の
復帰アドレスが保持される。したがって、主プログラム
から呼ばれる第１のモジュールがさらに別のモジュール
を呼ぶような場合にも第１のモジュール全体を１単位と
してモジュールスルーブレークを実現することができ
る。

【００３９】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。例えば、
現在実行中の次の命令アドレスを常に保持するポインタ
を特別に設けてもよい。また、マイクロプロセッサに対
するデバッグモードやモジュールスルーブレークモード
の設定はレジスタによる設定に限定されず、外部端子か
らモード信号で設定するようにしてもよい。また、デー
タプロセッサの一例であるマイクロプロセッサさらには
マイクロコンピュータは命令プリフェッチ若しくは命令
のパイプライン的実行を行うものに限定されない。ま
た、本発明はエミュレーションなどのための評価専用の
データプロセッサにも適用できる。

【００４０】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるシンボ
ロックデバッガを含めたエミュレータに適用した場合に
ついて説明したが、本発明はそれに限定されるものでは
なく、その他のデバッグ装置にも適用することが可能で
ある。本発明は、少なくともサブルーチンのようなモジ
ュール内をステップ実行することなくモジュール単位で
ブレークをかける条件のものに広く適用することができ
る。

【００４１】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００４２】（１）すなわち、モジュールスルーブレー
クをサポートする本発明に係るデータプロセッサは、自
らのハードウェアを介して前記コールされたモジュール
の最後の復帰命令実行直後にブレイクをかけることがで
きる。 （２）上記により、高級言語のシンボリックデバッグ機
能としてのモジュールスルーブレークを、ユーザのプロ
グラムにデバッグ命令を埋め込むことをせず、またエミ
ュレーションソフトウェア（シンボリックデバッガファ
ームウェア）に負担をかけることなく実現することがで
きる。 （３）上記（１）により、モジュール復帰後の最初の命
令をデバッグ命令に置換する手法とは異なり、ユーザプ
ログラムがＲＯＭ上にあるようなシステムに対しても、
既にデバッグ済みのモジュールの中で再度ステップ実行
を行うことなく、モジュールスルーブレークを実現で
き、また、データプロセッサがモジュール呼び出し時に
形成するメモリ上のスタックを解析するための専用の解
析ソフトウェアをエミュレータのファームウェアとして
開発する手間を省くことができる。 （４）リターンアドレスホールドレジスタ（ＲＡＨ）へ
の新たなデータの登録を許可するか禁止するかを指示す
るためのモジュールスルーブレークバリッドビット（Ｍ
ＳＢＶ）を有するから、コールされたサブルーチンから
の復帰アドレスが一度リターンアドレスホールドレジス
タ（ＲＡＨ）に登録された後、当該サブルーチンからの
リターン命令が実行されるまで、そのリターンアドレス
ホールドレジスタ（ＲＡＨ）の復帰アドレスが保持さ
れ、主プログラムから呼ばれるモジュールがさらに別の
モジュールを呼ぶような場合にも最初にコールされたモ
ジュール全体を１単位としてモジュールスルーブレーク
を実現できる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るマイクロプロセッサの
ブロック図である。

【図２】リターンアドレスホールドレジスタ（ＲＡＨ）
及びモジュールスルーコントロールレジスタ（ＭＳＣＮ
Ｔ）の一例説明図である。

【図３】モジュールスルーブレーク実行時におけるデー
タ処理手順の一例フローチャートである。

【図４】モジュールスルーブレーク対象モジュールが更
に別のモジュールを呼び出している場合における高級言
語記述とこれに対応するアッセンブリ言語記述との説明
図である。

【図５】本実施例のマイクロプロセッサが自らのハード
ウェアによってモジュールスルーブレークをサポートす
る場合にエミュレータ側で行うべき処理ステップを示す
一例フローチャートである。

【図６】モジュール呼び出し時にメモリ上のスタックを
解析してモジュール最後の復帰アドレスを求めてこれを
ブレークポイントとすることによってモジュールスルー
ブレークを実現する従来の場合にエミュレータ側で行う
べき処理ステップの一例を示すフローチャートである。

【図７】本発明の一実施例に係るエミュレータのブロッ
ク図である。

【符号の説明】

１ マイクロプロセッサ ５ 命令解釈部 ５０ 命令ポインタ（ＩＰ） ５１ リターンアドレスホールドレジスタ（ＲＡＨ） ５２ 比較回路 ６ 制御部 ６１ モジュールスルーブレークコントロールレジスタ
（ＭＳＣＮＴ） ＭＳＢＥ モジュールスルーブレークイネーブルビット ＭＳＢＶ モジュールスルーブレークバリッドビット ６０ バス制御回路 ７ 汎用レジスタ ８ 算術論理演算器 １１ 内部アドレスバス １２ 内部データバス １００ エミュレータ １１０ エミュレータ本体 １１１ エミュレータ制御部 １１２ エミュレータメモリ １２０ エミュレータボックス ２００ ターゲットシステム

Claims (6)

【特許請求の範囲】
1. 【請求項１】 所定の手順に従って命令を実行するデー
   タプロセッサであって、サブルーチンのような高級言語
   のモジュール単位で命令を実行して当該モジュールの最
   後の復帰命令実行直後にブレイクをかけるモジュールス
   ルーブレークモードを有し、同モードの有効並びに無効
   が選択的に外部から指定される手段を備えて成るもので
   あることを特徴とするデータプロセッサ。
2. 【請求項２】 前記モジュールスルーブレークモードに
   おいて、サブルーチンがコールされたとき同サブルーチ
   ンからの復帰アドレスの待避に呼応して、当該復帰アド
   レスを保持する記憶手段と、前記コールされたサブルー
   チンからのリターン命令によって特定される復帰アドレ
   スと前記記憶手段が保持する復帰アドレスとの一致を判
   別する比較手段と、この比較手段の一致検出に基づいて
   ブレークのための処理を行う手段とを備えて成るもので
   あることを特徴とする請求項１記載のデータプロセッ
   サ。
3. 【請求項３】 前記モジュールスルーブレークモードに
   おいて、コールされたサブルーチンからの復帰アドレス
   が待避されるときに当該復帰アドレスを保持することが
   できる記憶手段と、モジュールスルーブレークモードの
   指定に呼応して第１の状態に初期化され、この第１の状
   態において前記記憶手段の書換えを許容し、該記憶手段
   に対する情報書き込みに応じて第２の状態にされる制御
   ビットと、前記コールされたサブルーチンからのリター
   ン命令によって特定される復帰アドレスと前記記憶手段
   が保持する復帰アドレスとの一致を判別する比較手段
   と、この比較手段の一致検出に基づいてブレークのため
   の処理を行う手段とを備えて成るものであることを特徴
   とする請求項１記載のデータプロセッサ。
4. 【請求項４】 前記制御ビットと、モジュールスルーブ
   レークモードの有効並びに無効が選択的に外部から指定
   される前記手段とは、外部から状態設定可能なコントロ
   ールレジスタであることを特徴とする請求項１乃至３の
   何れか１項記載のデータプロセッサ。
5. 【請求項５】 請求項４に記載のデータプロセッサに対
   して高級言語に基づくシンボリックデバッグをサポート
   するデバッグ装置において、モジュールスルーブレーク
   の要求に応じて、前記コントロールレジスタの初期設定
   を行うためのシンボリックデバッグファームウェアの記
   憶領域を有して成るものであることを特徴とするデバッ
   グ装置。
6. 【請求項６】 前記デバッグ装置は、前記データプロセ
   ッサによってターゲットシステムを代行制御するための
   制御部と、その制御に利用される情報及び前記代行制御
   によって取得される情報の記憶領域を備えて成るエミュ
   レータであることを特徴とする請求項５記載のデバッグ
   装置。