JPS62239247A - 電子計算機 - Google Patents
電子計算機Info
- Publication number
- JPS62239247A JPS62239247A JP61082828A JP8282886A JPS62239247A JP S62239247 A JPS62239247 A JP S62239247A JP 61082828 A JP61082828 A JP 61082828A JP 8282886 A JP8282886 A JP 8282886A JP S62239247 A JPS62239247 A JP S62239247A
- Authority
- JP
- Japan
- Prior art keywords
- program
- counter
- address
- under test
- execution time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 238000012423 maintenance Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000013213 extrapolation Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はプログラム実行時間測定手段を保有する電子
計算機に関するものである。
計算機に関するものである。
サーボ系等の制御装置に用いられる電子計算機（以下計
算機と略す。）はサンプル値制御理論に基づいた比較的
短い周期の実時間処理を実行するよう制御され、座標変
換、フィルタ計算、外挿計算、信号変換器の制御、入出
力制御その他各種の処理を所定の時間内に行うことが要
求される。
算機と略す。）はサンプル値制御理論に基づいた比較的
短い周期の実時間処理を実行するよう制御され、座標変
換、フィルタ計算、外挿計算、信号変換器の制御、入出
力制御その他各種の処理を所定の時間内に行うことが要
求される。
したがってプログラムの実行時間全把握することが重要
であり、これを測定する手段が必要になる。
であり、これを測定する手段が必要になる。
従来このような要求に応えるものの一つに、処理周期の
時間基準を得るために用いるタイマーを被測定プログラ
ム実行開始前と終了後に読み、その時間差全算出して実
行時間を得る方法があった。
時間基準を得るために用いるタイマーを被測定プログラ
ム実行開始前と終了後に読み、その時間差全算出して実
行時間を得る方法があった。
これは単純にタイマーを読む命令と時間差を算出する等
の命令を被測定プログラムの前後にジＡ当に配賄し、１
ｌｌｌＩ定結果を出力させる。プログラムによる方法で
あった。
の命令を被測定プログラムの前後にジＡ当に配賄し、１
ｌｌｌＩ定結果を出力させる。プログラムによる方法で
あった。
従来の計算機では上記のような方法で実行時間を測定す
るため任意のプログラムあるいは一つのプログラムの一
部分の実行時間全測定する場合。
るため任意のプログラムあるいは一つのプログラムの一
部分の実行時間全測定する場合。
その都度プログラムを修正する必要があり非常に不梗な
ものであった。
ものであった。
この発明はこのような欠点を解消するためになされたも
ので、簡便な操作により任意のプログラムの実行時間を
測定することができる計算＠を得ること全目的とする。
ので、簡便な操作により任意のプログラムの実行時間を
測定することができる計算＠を得ること全目的とする。
この発明に係る計算機は、任意の二つのアドレスを設定
し保持するアドレス設定保持手段と０割込み処理が実行
中であることを検出する割込処理検出手段と・これらか
ら被測定プログラムが実行中であることを検出する被測
定プログラム検出手段と１上記被測定プログラム実行中
に基準クロック全カウントするカウンタと、このカウン
タによるカウント値全表示する表示手段とを設けたもの
である。
し保持するアドレス設定保持手段と０割込み処理が実行
中であることを検出する割込処理検出手段と・これらか
ら被測定プログラムが実行中であることを検出する被測
定プログラム検出手段と１上記被測定プログラム実行中
に基準クロック全カウントするカウンタと、このカウン
タによるカウント値全表示する表示手段とを設けたもの
である。
この発明においては、被測定プログラムの開始アドレス
と終了アドレスを設定することにより被測定プログラム
が実行している間カウンタが作動して実行時間を測定す
るものである。
と終了アドレスを設定することにより被測定プログラム
が実行している間カウンタが作動して実行時間を測定す
るものである。
第１図はこの発明による計算機のプログラム実行時間測
定手段の一実施例を示す全体構成図である。第１図にお
いてｆｉｌは被測定プログラムの開始アドレス及び終了
アドレスを設定し、保持させるためのアドレス設定保持
手段、（２）はプログラムカウンタ、（３１は被測定プ
ログラムが実行中であることを検出する被測定プログラ
ム検出手段、ｆ４）は割込み処理が実行中であることを
検出する割込み処理検出手段・（５）は基準クロック発
生器、（６）はカウンタ、（７）は表示手段である。
定手段の一実施例を示す全体構成図である。第１図にお
いてｆｉｌは被測定プログラムの開始アドレス及び終了
アドレスを設定し、保持させるためのアドレス設定保持
手段、（２）はプログラムカウンタ、（３１は被測定プ
ログラムが実行中であることを検出する被測定プログラ
ム検出手段、ｆ４）は割込み処理が実行中であることを
検出する割込み処理検出手段・（５）は基準クロック発
生器、（６）はカウンタ、（７）は表示手段である。
第２図は第１図に示す実施例の詳細図である。
第２図においてアドレス設定保持手段（１１ハメンテナ
ンスバネル（１１）、アドレス設定回路ａＺ、アドレス
レジスタ１０３１及びアドレスレジスタ２（１４１から
ナル。
ンスバネル（１１）、アドレス設定回路ａＺ、アドレス
レジスタ１０３１及びアドレスレジスタ２（１４１から
ナル。
被測定プログラム検出手段（３）は比較回路１Ｇυ、比
較回路２０２１７リツプフロツプ（至）及びＡＮＤＮＯ
ゲート）からなる。割込み処理検出手段（４）はフリッ
プ７０ツブ（４υ、（４３及び（４３とＮＯＲゲート（
４４からなる。
較回路２０２１７リツプフロツプ（至）及びＡＮＤＮＯ
ゲート）からなる。割込み処理検出手段（４）はフリッ
プ７０ツブ（４υ、（４３及び（４３とＮＯＲゲート（
４４からなる。
表示手段（７）ハ表示制御回路συ及びメンテナンスパ
ネルαυからなる。
ネルαυからなる。
次に動作について説明する。第２図においてメンテナン
スパネル住υのスイッチ操作により被測定プログラムの
開始アドレスと終了アドレスヲ設定することによりこれ
らはそれぞれアドレスレジスタ１α３及びアドレスレジ
スタ２α４に保持される。
スパネル住υのスイッチ操作により被測定プログラムの
開始アドレスと終了アドレスヲ設定することによりこれ
らはそれぞれアドレスレジスタ１α３及びアドレスレジ
スタ２α４に保持される。
ここで計算機を実行状態にしプログラムカウンタ（２）
の内容がアドレスレジスタ１ （１３の内容と一致した
とき比較回路１０υが信号を出力し、これによりカウン
タ（６）ラフリアーするとともに７リツプフロツプｇ３
ｔ＝セットする。これによりカウンタ（６）はカウント
イネーブルとなり基準クロック発生器（５１が出力する
クロックをカウントし始める。その後プログラムカウン
タ（２１の内容がアドレスレジスタ２（Ｉ４１の内容と
一致したとき比較回路２ Ｃ１ａが信号を出カレこれに
よりフリップ７０ツブ（至）がリセットされカウンタ（
６１がカウント全停止し、カウント値が表示制御回路σ
１）に転送されメンテナンスパネルαυ上に表示される
。したがってこれを目視することによりプログラムの実
行時間を知ることができる。
の内容がアドレスレジスタ１ （１３の内容と一致した
とき比較回路１０υが信号を出力し、これによりカウン
タ（６）ラフリアーするとともに７リツプフロツプｇ３
ｔ＝セットする。これによりカウンタ（６）はカウント
イネーブルとなり基準クロック発生器（５１が出力する
クロックをカウントし始める。その後プログラムカウン
タ（２１の内容がアドレスレジスタ２（Ｉ４１の内容と
一致したとき比較回路２ Ｃ１ａが信号を出カレこれに
よりフリップ７０ツブ（至）がリセットされカウンタ（
６１がカウント全停止し、カウント値が表示制御回路σ
１）に転送されメンテナンスパネルαυ上に表示される
。したがってこれを目視することによりプログラムの実
行時間を知ることができる。
なお割込み処理検出手段（４）の７リツプフロツプ（４
１１，（４３及び（４３はプログラムでアクセスできる
ものであり割込み処理の中で開始時セットし終了時リセ
ットするものである。ここでは３個による構成であるが
割込みの種類毎に１個ずつ保有するものである。この目
的は被測定プログラムが割込みにより中断されている間
、カウンタ（６）のカウント動作全中止させることであ
る。いま割込みが発生しそれに対応する割込み処理が実
行開始すると上記の工うに７リツプ７０ツブ、たとえば
０υがセットされこれによりＮＯＲゲートｔ、４局の出
力が論理＼−０〃となりカウンタ（６）のカウントを中
止させる。また割込みがマルチレベルの方式の場合でも
すべての割込み（または上位のタスク）処理が終了する
までＮＯＲゲート０４の出力が論理１０“となりカウン
トを中止させたままとなる。
１１，（４３及び（４３はプログラムでアクセスできる
ものであり割込み処理の中で開始時セットし終了時リセ
ットするものである。ここでは３個による構成であるが
割込みの種類毎に１個ずつ保有するものである。この目
的は被測定プログラムが割込みにより中断されている間
、カウンタ（６）のカウント動作全中止させることであ
る。いま割込みが発生しそれに対応する割込み処理が実
行開始すると上記の工うに７リツプ７０ツブ、たとえば
０υがセットされこれによりＮＯＲゲートｔ、４局の出
力が論理＼−０〃となりカウンタ（６）のカウントを中
止させる。また割込みがマルチレベルの方式の場合でも
すべての割込み（または上位のタスク）処理が終了する
までＮＯＲゲート０４の出力が論理１０“となりカウン
トを中止させたままとなる。
この発明は以上説明したとおり、開始アドレスと終了ア
ドレスを設定する操作により任意のプログラムまたはそ
の一部分の実行時間を容易にかつ迅速に測定することが
できるという効果をもつ。
ドレスを設定する操作により任意のプログラムまたはそ
の一部分の実行時間を容易にかつ迅速に測定することが
できるという効果をもつ。
第１図はこの発明による計算機のプログラム実行時間測
定手段の一実施例を示す全体構成図、第２図は第１図の
詳細図である。 図においてｆｉ＋はアドレス設定保持手段・（２）はプ
ログラムカウンタ・（３１は被測定プログラム検出手段
、（４１は割込み処理検出手段・（５）ハ基準りロック
発生器、（６）はカウンタ、（７）は表示手段である。 なお図中同一符号は同一または相当部である。
定手段の一実施例を示す全体構成図、第２図は第１図の
詳細図である。 図においてｆｉ＋はアドレス設定保持手段・（２）はプ
ログラムカウンタ・（３１は被測定プログラム検出手段
、（４１は割込み処理検出手段・（５）ハ基準りロック
発生器、（６）はカウンタ、（７）は表示手段である。 なお図中同一符号は同一または相当部である。
Claims (1)
- 任意の二つのアドレスを設定し保持するためのアドレス
設定保持手段と、プログラムの実行アドレスを保持する
プログラムカウンタと、割込み処理が実行中であること
を検出する割込み処理検出手段と、上記アドレス設定保
持手段で保持する内容と上記プログラムカウンタの内容
及び上記割込み処理検出手段の出力とから被測定プログ
ラムが実行中であることを検出する被測定プログラム検
出手段と、基準クロック発生器と、上記被測定プログラ
ム検出手段の制御により上記基準クロック発生器からの
クロックをカウントするカウンタと、このカウンタのカ
ウント値を表示する表示手段とを備え、上記アドレス設
定保持手段に被測定プログラムの開始アドレスと終了ア
ドレスとを設定することによりプログラムの実行時間を
測定するようにしたことを特徴とする電子計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61082828A JPS62239247A (ja) | 1986-04-10 | 1986-04-10 | 電子計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61082828A JPS62239247A (ja) | 1986-04-10 | 1986-04-10 | 電子計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62239247A true JPS62239247A (ja) | 1987-10-20 |
Family
ID=13785256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61082828A Pending JPS62239247A (ja) | 1986-04-10 | 1986-04-10 | 電子計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62239247A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02127740A (ja) * | 1988-11-08 | 1990-05-16 | Hitachi Micro Comput Eng Ltd | エミュレータ |
| JPH03116245A (ja) * | 1989-09-28 | 1991-05-17 | Hitachi Ltd | 命令性能測定装置 |
| JPH08292903A (ja) * | 1995-04-21 | 1996-11-05 | Nec Corp | 情報処理装置 |
| JP2012133752A (ja) * | 2010-11-29 | 2012-07-12 | Denso Corp | マイクロコンピュータ |
-
1986
- 1986-04-10 JP JP61082828A patent/JPS62239247A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02127740A (ja) * | 1988-11-08 | 1990-05-16 | Hitachi Micro Comput Eng Ltd | エミュレータ |
| JPH03116245A (ja) * | 1989-09-28 | 1991-05-17 | Hitachi Ltd | 命令性能測定装置 |
| JPH08292903A (ja) * | 1995-04-21 | 1996-11-05 | Nec Corp | 情報処理装置 |
| JP2012133752A (ja) * | 2010-11-29 | 2012-07-12 | Denso Corp | マイクロコンピュータ |
| CN102591758A (zh) * | 2010-11-29 | 2012-07-18 | 株式会社电装 | 微计算机 |
| US8700956B2 (en) | 2010-11-29 | 2014-04-15 | Denso Corporation | Microcomputer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS54114687A (en) | Sequence controller | |
| JPS62239247A (ja) | 電子計算機 | |
| JPS63226115A (ja) | ゼロクロスカウンタ | |
| JPS6284347A (ja) | 電子計算機 | |
| SU1363218A1 (ru) | Устройство дл отладки программ | |
| JP2716166B2 (ja) | 情報処理装置 | |
| JPS61267858A (ja) | マイクロコンピユ−タ | |
| JPH0229457Y2 (ja) | ||
| JPH0231247A (ja) | データ処理装置 | |
| RU1837257C (ru) | Устройство дл измерени угла в системах числового программного управлени | |
| JPH05189277A (ja) | プログラマブルコントローラのプログラム実行時間測定装置 | |
| JP2513888B2 (ja) | マイクロプロセッサ | |
| JPS6289146A (ja) | 状態信号監視回路 | |
| JP2656304B2 (ja) | ディジタル形保護継電装置 | |
| JPH0356984A (ja) | 回転数変更検出装置 | |
| JPH0231248A (ja) | データ処理装置 | |
| JPS58222359A (ja) | 処理時間測定装置 | |
| JPH01321811A (ja) | ディジタル形保護継電装置 | |
| JPS6298265A (ja) | 速度検出装置 | |
| JPH01243141A (ja) | 情報処理装置 | |
| JPH0251749A (ja) | プロセッサ使用率測定回路 | |
| JPH048823B2 (ja) | ||
| JPH03121623A (ja) | マイクロコンピュータの出力回路 | |
| JPH02267642A (ja) | Ｃｐｕ専有時間測定装置 | |
| JPS62151949A (ja) | 処理能力測定回路 |