SU1363218A1 - Устройство дл отладки программ - Google Patents

Устройство дл отладки программ Download PDF

Info

Publication number
SU1363218A1
SU1363218A1 SU864038492A SU4038492A SU1363218A1 SU 1363218 A1 SU1363218 A1 SU 1363218A1 SU 864038492 A SU864038492 A SU 864038492A SU 4038492 A SU4038492 A SU 4038492A SU 1363218 A1 SU1363218 A1 SU 1363218A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
register
trigger
transition
Prior art date
Application number
SU864038492A
Other languages
English (en)
Inventor
Владимир Ваграмович Араксян
Лев Константинович Горский
Ефим Яковлевич Карповский
Сергей Алексеевич Чижов
Николай Михайлович Шаруненко
Original Assignee
Предприятие П/Я А-7522
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7522 filed Critical Предприятие П/Я А-7522
Priority to SU864038492A priority Critical patent/SU1363218A1/ru
Application granted granted Critical
Publication of SU1363218A1 publication Critical patent/SU1363218A1/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может найти применение при разработке встроенных аппаратных средств отладки программ в реальном времени. Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет подсчета количества выполненных переходов . Устройство содержит регистр 1 команд, регистр 2 первого перехода, регистр 3 второго перехода, дешифратор 4, схему 5 сравнени , переключатели 6, 7. 8 счетчик 9 команд, элементы задержки 11, 13, 26, 27 и 28, триггеры 12, 14, 15, 29 и 30, элементы И 18, 19 и 24, счетчики 20 и 22 количества выполненных переходов , регистры 21 и 23 задани  количества выполненных команд перехода, и элемент ИЛИ 25. Изобретение обеспечивает не только останов ЭВМ по командам перехода, но и выработку сигнала останова, когда число переходов превысило заданное. 1 ил. оо О5 ОО ю

Description

Изобретение относитс  к вычислительной технике и может найти широкое применение как аппаратное средство дл  отладки программ ЭВМ.
Целью изобретени   вл етс  расшире- ние функциональных возможностей за счет подсчета количества выполненных переходов .
На чертеже приведена схема устройства дл  отладки программ.
Устройство содержит регистр 1 команд, регистр 2 первого перехода, регистр 3 второго перехода, дешифратор 4, схему 5 сравнени , переключатели 6, 7 и 8, счетчик 9 команд, шину 10 кода команд, первый элемент 11 задержки , первый триггер 12, второй элемент 13 за- держки, второй триггер 14, третий триггер 15, вход 16 кода команды устройства, вход 17 начальной установки устройства, первый элемент И 18, второй элемент И 19, первый счетчик 20 количества переходов, первый регистр 21 задани  числа выполненных ко- манд перехода, второй счетчик 22 количества переходов, второй регистр 23 задани  числа выполненных команд перехода, третий элемент И 24, элемент ИЛИ 25, четвертый элемент 26 задержки, п тый элемент 27 задерж- ки, третий элемент 28 задержки, четвертый триггер 29 и п тый триггер 30.
Устройство работает следующим образом.
При отладке программы оператор на пульте или инженерной панели ЭВМ с помощью переключателей 6, 7 и 8 задает коды адресов и коды команд (коды операций), при по влении которых в процессе выполнени  отлаживаемой программы схема 5 сравнени  при работе устройства формирует сигнал «Останов ЭВМ. В регистры 21 и 23 оператор ЭВМ заносит соответственно числа повто- рений кодов выбранных команд, после достижени  которых счетчики 20 и 22 формируют сигнал «Останов ЭВМ.
В процессе работы ЭВМ команды отлаживаемой программы поступают со входа 16 устройства по шине 10 в регистр 1 команд и далее в дещифратор 4 и счетчик 9 команд. Со счетчика 9 команды через элемент 26 задержки , предназначенный дл  синхронизации моментов по влени  сигналов на обоих входах регистра 3 и второго элемента И 19, поступают на вход регистра 3 второго перехода , но в регистр 3 занос тс  только те команды , которые соответствуют заданным адресам переходов, поскольку разрещение на прием кода по входу регистров 2 и 3 выдаетс  через триггеры 12 и 14, которые в свою очередь готов тс  (а затем сбрасываютс ) через элементы 11 и 13 задержки при поступлении на вход первого элемента 11 задержки сигнала «Сброс счетчика 9 команд в нулевое состо ние, вырабатываемого дешифратором 4.
При поступлении на вход регистра 3 следующей команды, запись которой разрешена , предыдуща  команда из регистра 3 через
элемент 27 задержки, предназначенный дл  синхронизации моментов по влени  сигналов на обоих входах регистра 2 и первого элемента И 18, переноситс  в регистр 2. Таким образом, в регистрах 2 и 3 оказываютс  занесенными адреса команд двух последних переходов, по вление которых контролируетс  оператором ЭВМ при отладке программы . Одновременно с записью в регистры 2 и 3 адресов команд через элементы И 18 и 19 соответственно поступают единичные импульсы на счетные входы счетчиков 20 и 22. Единичные импульсы на счетные входы счетчиков 20 и 22 выдают элементы И 18 и 19, открытые по первым входам единичным потенциалом с выходов триггеров 12 и 14.
Вс кий раз, когда в регистры 2 или 3 заноситс  заданна  оператором ЭВМ команда перехода, содержимое соответствующего счетчика 20 или 22 измен етс  на единицу до тех пор, пока на выходе переноса счетчиков 20 или 22 не по витс  единичный сигнал, указывающий на то, что в процессе работы отлаживаемой программы число выполненной оператором команды превысило заданное значение, введенное в соответствующий регистр 21 или 23 заданного числа выполнени  первого или второго перехода. При этом дл  счетчика 20 через триггер 29, а дл  Счетчика 22 непосредственно подготавливаютс  соответственно первый и второй входы элемента И 24 к разрешению на выдачу из устройства сигнала «Останов ЭВМ, формируемого схемой 5 сравнени  и поступающего через триггер 30 на третий вход элемента И 24. Когда измен етс  состо ние триггеров знака обоих счетчиков 20 и 22, то на первом и втором входах элемента и 24 образуютс  разрешающие сигналы, и сигнал «Останов ЭВМ, формируемый схемой 5 сравнени , через триггер 30, третий вход элемента И 24 и элемент ИЛИ 25 поступает на вход устройства. При этом по вление сигнала переноса на выходе второго счетчика 22 используетс  дл  сброса триггеров 29 и 30 в исходное (нулевое) состо ние через определенный интервал времени задержки элемента 29 задержки.
Выходы регистра 1 команд, счетчика 9 команд, регистров 2 и 3 переходов и счетчиков 20 и 22 выведены также на индикаторы пульта ЭВМ, что обеспечивает возможность при остановке ЭВМ наблюдать адрес текущей команды (от счетчика 9 команд), два предыдущих перехода (от регистров 2 и 3) и число выполнений каждого из предыдущих переходов (от счетчиков 20 и 22). Это позвол ет достаточно быстро производить оценку программы на довольно большом ее участке (где имелось до этого два перехода ), т.е. откуда «прищла программа и правилен ли ход ее выполнени .
Наличие в устройстве отладки триггера 15, который через переключатель 8 соединен со вторым выходом дешифратора 4, а через
вход 17 - с сигналом сброса от кнопочного переключател  пульта ЭВМ позвол ет на рабочей частоте ЭВМ пройти участок прог- граммы от перехода до перехода, наблюда  при этом за ходом выполнени  программы на поле индикации пульта ЭВМ, т.е. отмеча  смену адресов переходов. По этим адресам переходов можно определить нарушение хода выполнени  программы, что обеспечивает достаточно быстрое вы вление дефектного участка программы, а затем с помощью «шагового прогона - определение дефектной команды в отлаживаемой программе.
При выполнении циклов в регистре 2 первого перехода и в регистре 3 второго перехода занос тс  одинаковые адреса, что указывает на место, с которого следует начинать «шаговый прогон участка программы дл  вы влени  дефектной команды.

Claims (1)

  1. Формула изобретени 
    Устройство дл  отладки программ, содержащее регистр первого перехода, регистр второго перехода, схему сравнени , счетчик команд, дешифратор, первый, второй и третий переключатели, первый, второй и третий триггеры, первый и второй элементы задержки и регистр команд, причем вход кода команды устройства .соединен с информационным входом регистра команд, выход которого соединен с входом дешифратора и через первый переключатель - с входом первого сравниваемого числа схемы сравнени , первый выход дешифратора соединен с информационным входом счетчика команд, выход которого через второй переключатель соединен с входом второго сравниваемого числа схемы сравнени , второй выход дещифратора соединен с входом начальной установки счетчика команд, с нулевым входом первого триггера и через первый элемент задержки - с единичным входом первого триггера, с нулевым входом второго триггера и через второй элемент задержки - с единичным входом второго триггера , второй выход дешифратора через третий переключатель соединен с единичным входом третьего триггера, вход начальной установки устройства соединен с нулевым входом третьего триггера, пр мой выход первого триггера соединен с входом записи регистра первого перехода, пр мой выход второго триггера соединен с входом записи регистра второго перехода, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет подсчета количества выполненных переходов, в устройство введеQ ны первый и второй счетчики количества переходов, первый и второй регистры задани  числа выполненных команд перехода, третий, четвертый и п тый элементы задержки , четвертый и п тый триггеры, элемент ИЛИ, первый, второй и третий элементы
    5 И, причем выходы первого и второго триггеров соединены с первыми входами соответственно первого и второго элементов И, - выходы которых соединены со счетными входами соответственно первого и второго
    Q счетчиков количества переходов, выходы первого и второго регистров задани  числа выполнени  команд соединены с информационными входами соответственно первого и второго счетчиков количества переходов , выход переполнени  первого счетчика
    5 количества переходов соединен с единичным входом четвертого триггера, пр мой выход которого соединен с первым входом третьего элемента И, выход переполнени  второго счетчика количества переходов соединен с вторым входом третьего элемента
    И и через третий элемент задержки - с нулевым входом четвертого триггера, выход схемы сравнени  соединен с единичным входом п того триггера, пр мой выход которого соединен с третьим входом третьего элемента И, выход третьего элемента И соединен с
    первым входом элемента ИЛИ, выход третьего триггера соединен с вторым входом элемента ИЛИ, выход которого  вл етс  выходом останова устройства, выход счетчика команд через четвертый элемент задерж0 ки соединен с информационным входом регистра второго перехода и вторым входом второго элемента И, выход регистра второго перехода через п тый элемент задержки соединен с информационным входом регистра первого перехода и вторым входом первого элемента И.
    Л
    Выход устройства
    10 Ь16
SU864038492A 1986-03-19 1986-03-19 Устройство дл отладки программ SU1363218A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864038492A SU1363218A1 (ru) 1986-03-19 1986-03-19 Устройство дл отладки программ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864038492A SU1363218A1 (ru) 1986-03-19 1986-03-19 Устройство дл отладки программ

Publications (1)

Publication Number Publication Date
SU1363218A1 true SU1363218A1 (ru) 1987-12-30

Family

ID=21226925

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864038492A SU1363218A1 (ru) 1986-03-19 1986-03-19 Устройство дл отладки программ

Country Status (1)

Country Link
SU (1) SU1363218A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Патент US № 3673573, кл. 340-1725, 1969. Авторское свидетельство СССР № 598077, кл. G 06 F 9/22, 1974. *

Similar Documents

Publication Publication Date Title
KR870000115B1 (ko) 데이타 처리 시스템
SU1363218A1 (ru) Устройство дл отладки программ
JPS62239247A (ja) 電子計算機
RU2050588C1 (ru) Способ контроля и отладки программ реального времени и устройство для его осуществления
SU1363221A1 (ru) Устройство дл отладки программ
SU1483457A1 (ru) Устройство дл отладки микроЭВМ
SU1591015A1 (ru) Устройство для контроля электронных блоков
JPS62279438A (ja) トレ−ス回路
SU1005062A1 (ru) Устройство дл исправлени последствий сбоев
SU446060A1 (ru) Устройство управлени вычислительной машины
SU1339569A1 (ru) Устройство дл формировани сигнала прерывани при отладке программ
SU1571552A1 (ru) Устройство дл контрол программных автоматов
SU1280636A1 (ru) Устройство дл отладки программ
SU1387000A1 (ru) Устройство дл формировани признака команды
SU1683019A2 (ru) Устройство дл отладки программ
KR0128219Y1 (ko) 프로그램 실행시간 측정회로
SU1365082A1 (ru) Микропрограммное устройство управлени с контролем
SU1517031A1 (ru) Устройство сопр жени процессора и оперативной пам ти
SU1411753A2 (ru) Устройство дл проверки программ на сбоеустойчивость
SU1262516A1 (ru) Микропрограммное устройство управлени
SU1608673A1 (ru) Устройство дл отладки программ
SU1138804A1 (ru) Устройство дл отладки программ
SU1550515A2 (ru) Процессор программируемого контроллера
SU1529225A1 (ru) Устройство дл имитации неисправностей ЭВМ
SU506856A1 (ru) Устройство дл поиска операндов