SU1529225A1 - Устройство дл имитации неисправностей ЭВМ - Google Patents

Устройство дл имитации неисправностей ЭВМ Download PDF

Info

Publication number
SU1529225A1
SU1529225A1 SU874289646A SU4289646A SU1529225A1 SU 1529225 A1 SU1529225 A1 SU 1529225A1 SU 874289646 A SU874289646 A SU 874289646A SU 4289646 A SU4289646 A SU 4289646A SU 1529225 A1 SU1529225 A1 SU 1529225A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
register
connected respectively
Prior art date
Application number
SU874289646A
Other languages
English (en)
Inventor
Владимир Владимирович Митюк
Павел Александрович Никитин
Original Assignee
Предприятие П/Я Г-4152
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4152 filed Critical Предприятие П/Я Г-4152
Priority to SU874289646A priority Critical patent/SU1529225A1/ru
Application granted granted Critical
Publication of SU1529225A1 publication Critical patent/SU1529225A1/ru

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в системах диагностировани . Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет обеспечени  имитации неисправности после N-кратного по влени  заданной команды. С этой целью в устройство, содержащее три блока сравнени , регистр приема команд, регистр контролируемой команды, регистр номера такта, регистр кода длительности, счетчик тактов, элемент задержки, триггер интервала счета, триггер результата и первый элемент И, введены триггер разрешени  приема, счетчик числа команд, второй и третий элементы И и элемент ИЛИ. 1 ил.

Description

Изобретение относитс  к области вычислительной техники и может быть использовано в системах диагностировани  .
Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет обеспечени  имитации неисправностей после п-крлтного по влени  заданной команды,
На чертеже показана структурна  схема устройства.
Устройство имеет вход 1 кода команды , тактовый вход 2, вход 3 признака записи и информационный вход 4 и содержит .триггер 5 интервала счета, триггер 6 результата, триггер 7 разрешени  приема, регистр 8 приема команд , регистр 9 контролируемой команды , регистр 10 номера такта, регистр 11 кода -длительности, первый - тре- блоки 12-14 сравнени , первый - третай злементы И 15-17, счетчик 18
тактов, счетчик 19 числа команд, элемент 20 задержки и элемент ИЛИ 21.
Устройства работает следующим образом .
При подготовке устройства к работе в регистр 9 заноситс  код коман-. ды, на которой должно срабатывать устройство (т.е. проимитировать неисправность ), а в счетчик 19 заноситс  код, определ ющий, на какой по счету команде по входу программы дол--, жно сработать устройство, так как команда , з носима  в регистр 9, может встречатьс  в программе п раз, а ус- . тройство должно сработать на п-й команде . В регистр 10 заноситс  код номера такта, на котором требуетс  имитаци  неисправности, а в регистр 11 - код, определ ющий ее длительность. При записи в счетчик 19 происходит одновременна  установка в единичное состо ние триггера 7,
При выполнении программы в опредеенный момент времени в регистр 8 заоситс  код, аналогичный коду в регистре 9, На выходе блока 12 сравене- ни  по вл етс  сигнал, поступающий на вторые входы элементов И 16 и 17, а первый вход элемента И 17 поступает отрицательный потенциал с инверс- Horo выхода триггера 7, так как этот Ю триггер находитс  в единичном состо нии .после начальной подготовки, Слеовательно , на выходе элемента И 17 сигнала не будет. С другой стороны, по витс  сигнал с выхода элемента И 15 16, так как на его первый вход поступает сигнал с пр мого выхода триггера 7, наход щегос  в единичном состо нии . Сигнал с выхода элемента И 16 поступает на вход счетчика 19 и умень 20 шает его содержимое на единицу. Так повтор етс  нужное число раз (до тех пор, пока не обнулитс  счетчик 19), При обнулении счетчика 19 с его выхода сигн ал через элемент HJUi 21 поступает 25 на вход триггера 5, Если не быпо занесени  информации в счетчик 19 и триггер 7, то сигнал без задержек с вы- . хода элемента И 17 через элемент ИЛИ 21 поступает на вход триггера 5, Та- зО КИМ образом осуществл етс  при необходимости пропуск какого-то числа команд , однаковых с занесенной в регистр 9 командой.
Вьфаботка имитирующего сигнала на- 35 чинаетс  после попадани  сигнала на ВХОД триггера. 5, который сигналом со своего выхода разрешает счет тактов в счетчике 18, Как только содержимое счетчика 18 окажетс  равным коду в ре- 40 гистре 10, на выходе блока 13 сравнени  по вл етс  сигнал, устанавливающий в единичное состо ние триггер 6 и сбрасывакщий после прохождени  через элемент 20 задержки счетчик 18 45 тактов Как только содержимое счетчика 18 окажетс  равным коду д,литель- ности неисправности в регистре 11, сигнал с выхода блока 14 сравне1ш  сбрасывает в ноль триггер 6. Сигнал Q с выхода триггера 6 сбрасывает триггер 5 и приводит устройство в исход- ное состо ние.
Таким образом вырабатываетс  сиг-. нал определенной длительности, имитирующий неисправности, жестко св занный не только с командой и номером такта, но и с командой, которую можно выбрать из программы несмотр 
55
5 0 5 Q
5

Claims (1)

  1. на ее возможную циклическую повтор емость в программе, т,е, вызвать имитацию неисправности не с первого раза по влени  заданной команды, а спуст  п раз после ее первого по влени , Формула изобретени  Устройство дл  имитации неисправности ЭВМ, содержащее три блока сравнени , регистр приема команд, регистр контролируемой команды, регистр номера такта, регистр кода длительности , счетчик тактов, триггер интервала счета, триггер результата , первый элемент ,И и элемент задержки , выход которого соединен с входом сброса счетчика тактов, тактовый вход и вход разрешени  счета которого подкл1Ьчены соотвественно к тактовому входу устройства и пр мому выходу триггера интервала счета, информационный вход, синхровход и выход регистра приема команд соединены соотвественно с входом кода команды устройства, входом признака записи устройства и первым информацио- ным входом первого блока сравнени , управл ющий вход и второй информационный вход которого подключены соответственно к входу признака записи устройства и выходу регистра контролируемой команды, информационный вход которого соединен с информационным входом устройства, который, кроме того, подключен к информационным входам регистра номера такта и регистра кода длительности, первый и второй информационные входы, управл ющий вход и выход второго блока сравнени  соединены соответственно с выходом регистра номера такта, выходом счетчика тактов, тактовым входом устройства и установочным входом триггера результата, а кроме,того, выход второго блока сравнени  подключен к входу элемента задержки, первый и второй информационные входы, управл ющий вход и выход третьего блока сравнени  соединены соотвественно с выходом регистра кода длительности , выходом счетчика тактов, выходом первого элемента И и входом сё роса триггера результата, а также входом сброса триггера интервала счета , первый и второй входы первого элемента И подключены соответственно к тактовому входу устройства и пр мо- му выходу триггера результата, кото- рый  вл етс  также выходом устройст-
    ва, отличаю щ. еес  тем, что, с целью расширени  функциональных возможностей за счет обеспечени  имитаций неисправностей после п-кратно- го по влени  заданной команды, оно содержит триггер разрешени  приема, счетчик числа команд, второй и третий элементы И и элемент ИЛИ, выход которого соединен с установочным
    входом триггера интервала счета, первый и второй входы и выход второго эле- I мента И подключены соответственно к пр мому выходу триггера разрешени  приема, выходу первого блока сравнени  и счетному входу счетчика числа команд.
    первый и второй входы и выход третьего элемента И соединены соответственно с инверсным выходом триггера разрешени  приема, выходом первого блока сравнени  и первым входом элемента ИЛИ,, второй вход которого подключен к выходу счетчика числа команд, информационный вход и вход разрешени  записи которого соединены соотвествен но с информационным входом и входом признака записи устройства, а вход сброса и установочный вход триггера разрешени  приема подключены соответственно к выходу триггера результата и информационному входу устройства.
SU874289646A 1987-06-15 1987-06-15 Устройство дл имитации неисправностей ЭВМ SU1529225A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874289646A SU1529225A1 (ru) 1987-06-15 1987-06-15 Устройство дл имитации неисправностей ЭВМ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874289646A SU1529225A1 (ru) 1987-06-15 1987-06-15 Устройство дл имитации неисправностей ЭВМ

Publications (1)

Publication Number Publication Date
SU1529225A1 true SU1529225A1 (ru) 1989-12-15

Family

ID=21321518

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874289646A SU1529225A1 (ru) 1987-06-15 1987-06-15 Устройство дл имитации неисправностей ЭВМ

Country Status (1)

Country Link
SU (1) SU1529225A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР №1016787, кл, G 06 F 11/26, 1982. Авторское свидетельство СССР № П77816, кл. G 06 F 11/26, 1985. *

Similar Documents

Publication Publication Date Title
SU1529225A1 (ru) Устройство дл имитации неисправностей ЭВМ
SU1649532A1 (ru) Устройство дл поиска чисел
SU1469505A1 (ru) Устройство дл отладки программ
SU1591015A1 (ru) Устройство для контроля электронных блоков
RU1786483C (ru) Устройство дл ввода информации
SU1619279A1 (ru) Устройство дл имитации неисправностей
SU1282138A1 (ru) Устройство дл проверки программы на сбоеустойчивость
SU1615777A1 (ru) Устройство дл оценки сенсомоторной де тельности оператора
SU1587504A1 (ru) Устройство программного управлени
SU807300A1 (ru) Устройство дл контрол выполнени пОСлЕдОВАТЕльНОСТи дЕйСТВий ОпЕРАТОРА
SU1605208A1 (ru) Устройство дл формировани контрольных тестов
SU943747A1 (ru) Устройство дл контрол цифровых интегральных схем
SU1520535A1 (ru) Комбинаторное устройство
SU1275452A1 (ru) Устройство дл отладки программ
SU1174932A1 (ru) Устройство дл отладки программ
SU1280636A1 (ru) Устройство дл отладки программ
SU1718223A1 (ru) Устройство дл имитации неисправностей ЭВМ
SU807219A1 (ru) Устройство дл программногоупРАВлЕНи Об'ЕКТАМи
SU1539819A1 (ru) Устройство дл контрол работы оператора
SU1583744A1 (ru) Устройство дл отладки программ
SU1714651A1 (ru) Устройство дл обучени операторов
SU1487049A2 (ru) Устройство для имитации сбоев и неисправностей цифровой вычислительной машины
SU1177816A1 (ru) Устройство дл имитации неисправностей ЭВМ
RU1783529C (ru) Устройство дл контрол программ
SU1529207A1 (ru) Устройство дл ввода цифровой информации