SU1365082A1

SU1365082A1 - Микропрограммное устройство управлени с контролем

Info

Publication number: SU1365082A1
Application number: SU864084706A
Authority: SU
Inventors: Николай Федорович Сидоренко; Вячеслав Сергеевич Харченко; Григорий Николаевич Тимонькин; Сергей Николаевич Ткаченко; Роман Иванович Могутин; Борис Владимирович Остроумов
Original assignee: Предприятие П/Я М-5156
Priority date: 1986-07-10
Filing date: 1986-07-10
Publication date: 1988-01-07

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в ЭВМ и вычислительных системах с микропрограммным управлением. Цель изобретени - расширение области применени за счет модификации микропрограмм, хранимых в блоке пам ти, и повышение достоверности контрол за счет контрол любых микрокоманд из блока пам ти. Устройство содержит блок 1 пам ти микрокоманд, регистры 2 адреса, 3 микроопераций, 4 кода команды, 5 возврата , элемент И-НЕ 6, коммутатор 7, мультиплексор 8 логических условий, генератор 9 тактовых импульсов, триггеры 10 пуска, 11 ошибки, 12 управлени , дешифратор 13, первый 14 и второй 15 злементы И, первый 16 и второй 17 элементы ИЛИ. Указанна цель достигаетс с помощью вышеуказанной совокупности признаков. 3 ил. I С/)

Description

ff

GO О5 СП

О 00

to

Изобретение относитс к автоматике и вьпшслИтельной технике и может быть использовано в ЭВМ и вычислительных системах с микропрограммным управлением.

Цель изобретени - расширение области применени устройства и повьгше- ние достоверности контрол .

На фиг.1 приведена функциональна схема устройства; на фиг.2 - временна диаграмма работы устройства; на фиг.З - алгоритм работы.

Функциональна схема устройства

му фронту этого импульса в регистр 4 кода операций записываетс код операции , поступающей на вход 19 устройства , а в регистр 3 микроопераций записываетс микрооперационна часть установочной микрокоманды (единичный сигнал на выходе 21.1 команды блока 1 пам ти), считываемой из блока 1 пам ти по нулевому адресу (регистр 2 обнулен). Единичный сигнал с выхода 21.1 конца команды блока 1 11ам ти через элемент ИЛИ 17 поступает на первый управл ющий вход коммутатора 7,

(фиг.1) содержит блок 1 пам ти микро- 15 в результате чего на его выходе пекоманд , регистры адреса 2, микроопераций 3, кода команды 4, возврата 5, элемент И-НЕ 6, коммутатор 7, мультиплексор 8 логических условий, генератор 9 тактовых импульсов, триггеры пуска 10, ошибки 11, управлени 12 дешифратор 13, первый 14 и второй 15 элементы И, первый 16 и второй 17 элменты ИЛИ, входы пуска устройства 18 кода операций 19 и логических уело- ВИЙ 20, выходы микроопераций 21 устройства , микрооперации Конец команды 21.1, микрооперации Конец работы 21.2, ошибки 22. Блок 1 пам ти микрокоманд содержит поле 1.1 раэ- решени прерывани , поле 1.2 микрооперации , поле 1.3 немодифицируемых разр дов адреса, поле 1.4 модифицированного разр да адреса и поле 1. кода логических условий.

Устройство работает в двух режимах: выполнение микропрограммы управлени с контролем правильности перехода от программного к микропрограммному уровню и выполнение микропрограммы в соответствии с адресами микрокоманд, задаваемыми извне.

В исходном состо нии все элементы пам ти обнулены (фиг.1, цепи установки исходного состо ни не показа- ны) .

Работа устройства начинаетс после поступлени единичного импульса на вход 18 пуска устройства, при этом триггер 10 пуска переходит в единичное состо ние и единичный сигнал с его выхода поступает на вход генератора 9 тактовых импульсов (фиг.2 и 3) Генератор 9 начинает формиравать на своих первом 23 и втором 24 выходах последовательности тактовых импульсов соответственно Т. и О, . Причем

п г

первым формируетс импульс ром 24 выходе г-еиератора 9.

./2 на вто- По задне0 5 0

5

0

5

редан код операций. По заднему фронту первого тактового импульса С код операции с выхода коммутатора 7 записываетс в регистр 2 адреса и с его выхода поступает на вход блока 1 пам ти .

На выходе блока 1 пам ти по вл етс перва микрокоманда, котора записываетс в регистр 3 микроопераций по заднему фронту второго тактового импульса f. , поступившего с выхода 24 генератора 9 на С-вход регистра 3, фиксированный код, записанный в поле кода логических условий, с выхода 1.5 блока 1 пам ти поступает на управл ющий вход мультиплексора 8 и на вход элемента И-НЕ 6. Если в фиксированном коде не по вилось ошибок, то зна- 1чение модифицируемого разр да адреса проходит на выход мультиплексора 8 без изменени , на входе элемента И-НЕ 6 сформирован нулевой сигнал и, при изменении сигнала на выходе 21 конца команды регистра 3 с единичного на нулевой (формируетс задний фронт), триггер 11 ошибки не измен ет своего состо ни . В противном случае триггер 11 ошибки переходит в единичное состо ние и единичный сигнал с его выхода через элемент ИЛИ 16 поступает на R-вход триггера 10 пуска, последний переходит в нулевое состо ние - происходит останов устройства.

Если фиксированный код считаетс без ошибок, то, так как на выходе 21.1 конца команды регистра 3 присутствует нулевой сигнал, на выход коммутатора передаетс адрес очередной микрокоманды, поступающий на его первый информационный вход. По заднему фронту такового импульса t,, сформированному н выходе 23 генератора 9, в регистры адреса 2 и возврата 5 записываетс адрес очередной микрокоманды. В дальнейшем устройство работает аналогично, с той лишь разницей, что в поле кода логических УСЛОВИЙ микрокоманд записан нулевой код, если очередна микрокоманда не вл етс микрокомандой ветвлени .

или код логического услови , отличный iо нему фронту импульса

от фиксированного, если очередна микрокоманда вл етс микрокомандой ветвлени . В последнем случае мультиплексор 8 осуществл ет модификаци младшего разр да адреса путем замены его значением провер емого логического услови .

В последней микрокоманде последней микропрограммы на выходе 21.2 конца работы регистра 3 микроопераций по вл етс единичный сигнал, который через элемент ИЛИ 15 поступает на R-вход триггера 10 управлени , последний обнул етс - происходит останов уст ройства.

Дл работы устройства во втором режиме на вход 19 кода операций устройства подаетс фиксированный адрес начала диагностировани . После его записи в регистр 4 он поступает на вход дешифратора 13. При выполнении устройством в первом режиме микрокоманды , когда на выходе 1.1 блока 1 пам ти микрокоманд по вл етс нулевой сигнал, элемент И 15 оказываетс открытым, на выходе 25 дешифратора 13 по вл етс единичный сигнал, который поступает через элемент И 15 на S-вход триггера 12 управлени и он переходит в единичное состо ние. Единичный сигнал с его выхода через элемент ИЛИ 17 поступает на первый управл ющий вход коммутатора 7 и на первый вход элемента И 14, запретив тем самым запись информации в регистр 5 возврата. Таким образом, в регистре 5 хранитс адрес той микрокоманды , при вьшолнении которой происходит прерывание, а на выход

коммутатора коммутируетс информаци , RQ формационным входом регистра адреса.

50

поступающа на его второй информационный вход с выхода регистра 4. По заднему фронту первого тактового импульса С в регистр 2 записываетс начальный адрес диагностировани ,

а считанна по нему из блока 1 пам ти микрокоманда записываетс в регистр 3 по заднему фронту второго тактового импульса 0. Одновременно

по заднему фронту того же импульса в рег истр ft записываетс адрес очередной микрокоманды диагностировани и цикл работы устройства повтор етс .

По завершению процедуры диагностировани на вход 19 устройства подаетс код окончани диагностировани . Записавшись в регистр 4 по зад ,

он поступает на вход дешифратора 13, на втором 26 выходе которого по вл етс единичный сигнал. Триггер 12 управлени переходит в нулевое состо ние. Нулевой сигнал с выхода триггера 12

через элемент ИЛИ 17 поступает на первый управл ющий вход коммутатора 7, а единичный сигнал с выхода 26 дешифратора 13 поступает на его второй управл ющий вход. В результате на выход коммутатора 7 передаетс адрес возврата, хран щийс в ре-. гистре 5, который записываетс в регистр 2 по заднему фронту тактового

импульса Г . После этого устройство переходит к первому режиму, причем управление продолжено с микрокоманды, при вьтолнении которой произошло прерывание .

Claims

Формула изобретени

Микропрограммное устройство управлени с контролем содержащее блок пам ти микрокоманд, регистр адреса,

регистр микроопераций, коммутатор, мультиплексор логических условий, генератор тактовых импульсов, триггер пуска,.триггер ошибки, элемент И-НЕ, первый элемент ИЛИ, причем вход пуска

устройства соединен с входом установки в 1 триггера пуска, выход которого соединен с входом запуска генератора тактовых импульсов, первый выход которого соединен с входом синхронизации регистра адреса, выход пол немодифицируемых разр дов адреса блока пам ти микрокоманд соединен с первым информационным входом коммутатора , выход которого соединен с информационным входом регистра адреса.

выход которого соединен с адресным

входом блока пам ти микрокоманд, выход пол модифицируемого разр да адреса которого соединен с первым ин- формационным входом мультиплексора логических условий, выход которого соединен с первым информационным входом коммутатора, выходы пол кода логических условий и пол микроопера

51

цнй блока пам ти макрокоманд соединены соответственно с входом элемента И-НЕ и с информационным входом регистра микроопераций, выход которого соединен с выходом микроопераций устройства , вход логических условий устройства и выход пол логических условий блока пам ти микрокоманд соединены соответственно с вторым информационным и управл ющим входами мультиплексора логических условий, второй выход генератора тактовых импульсов соединены с входом синхронизации регистра микроопераций, выходы конца команды и конца работы которого соединены соответственно с входом синхронизации триггера ошибки и первым входом первого элемента ИЛИ, выход элемента И-НЕ соединен с информационным входом триггера ошибки, выход которого соединен с выходом ошибки устройства и вторым входом первого элемента ИЛИ, выход которого соединен с входом установки в О триггера пуска , отличающеес тем, чт с целью расширени области применени за счет модификации микропрограм хранимых в блоке пам ти, области применени и повьпиени достоверности контрол за счет контрол любьк микркоманд из блока пам ти, в него введены регистр кода команды, регистр возврата , триггер управлени , дешифратор , первый элемент И, второй элемент И, второй элемент ИЛИ, причем вход кода команды устройства соеди

ю

47 W

пппппппппп

пппппппппп

м/а

гб и

121 t

П П

/t

f

1

П2{

0

5

0

5

0

5

нен с информационным входом регистра кода команды, выход которого соединен с входом дешифратора и вторым информационным входом коммутатора, вькод пол немодифицируемых разр дов алреса блока пам ти микрокоманд и выход мультиплексора логических условий объединены и соединены с информационным входом регистра возврата, выход которого соединен с третьим информационным входом коммутатора, выход конца команды регистра микроопераций соединен с первым входом второго элемента ИЛИ, выход которого соединен с первым входом первого элемента И и первым управл ющим входом коммутатора , первый выход дешифратора соединен с первым входом второго элемента И, выход которого соединен с входом установки в 1 триггера управлени , выход которого соединен с вторым входом второго элемента ИЛИ, второй выход дешифратора соединен с входом установки в О триггера управлени и вторым управл ющим входом коммутатора, второй выход генератора тактовых импульсов соединен с входом синхронизации регистра кода команды, первый выход генератора тактовых импульсов соединен с вторым входом первого элемента И, выход которого соединен с входом синхронизации регистра возврата, выход признака разрешени прерывани блока пам ти микрокоманд соединен с вторым входом второго элемента И.

1

п л

1С1Г

( Hgtjano )

CwffJb/eowfMfl из 1

KG3 1.2.

Oc/noHoS . ) фиг.З