SU1180888A1 - Микропрограммное устройство управлени - Google Patents

Abstract

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок пам ти микрокоманд, регистр адреса, регистр микроопераций, блок сравнени , блок свертки, триггер отказа, первый и второй элементы И, первый, второй и третий элементы РШИ, причем выход регистра адреса соединен с адресным входом блока пам ти микрокоманд, р.егистр микроопераций которого соединен с информационным входом регистра микроопераций , отличающеес  тем, что, с целью повьппени  достоверности функционировани , в него введены регистр тактовых импульсов, триггер пуска, триггер управлени , триггер значений провер емых логических условий, схема сравнени , мультиплексор логических условий, третий и четвертый элементы И, причем вход запуска устройства соединен с единичным входЛм триггера пуска, единичный выход которого соединен с входом генератора тактовых импульсов, второй и первый выходы генератора тактовых импульсов соединены соответственно с входом синхронизации регистра адреса, с входом синхронизации регистра микроопераций , выход пол  метки блока пам ти микрокоманд соединен с первыми входами первого и второго элементов И, выход первого элемента И соединен с входом синхронизации регистра контрольного признака, выход второго элемента И соединен с первым входом первого элемента ИЛИ и информационным входом триггера значений провер емых логических условий, йыход микроопераций блока пам ти микрокоманд соединен с первым входом блока свертки, выход которого соединен с первым входом блока сравнени , выход контрольного (Л признака блока пам ти микрокоманд соединен с управл нщим входом мультис плексора логических условий, с вторым входом блока свертки, с информационным входом регистра контрольного признака , выход которого соединен с вторым входом блока сравнени , выход эо адреса очередной микрокоманды блока О 00 00 00 микрокоманд соединен с третьим входом блока свертки и с первым информационным входом коммутатора адреса, выход мпадшего разр да выхода адреса очередной микрокоманды блока пам ти микрокоманд соединен с вторым входом первого элемента ИЛИ, выход которого :оединен с входом младшего разр да lepBoro информационного входа коммутатора адреса, вход кода операций устройства соединен с вторым информационным входом коммутатора адреса,выход которого соединен с информационным входом регистра гщреса, информационный выход регистра микроопераций  вл етс  выходом микрооперагдий устрочст

Description

ва,выход конца команды выхода микроопераций регистра микроопераций соединен с управл ющим входом коммутатора адреса , выход конца работы выхода микроопераций регистра микроопераций соединен с первым входом второго элемента ИЛИ, вход логических условий устройства соединен с информационным входом мультиплексора логических условий, выход которого соединен с вторым входом второго элемента И, выход метки регистра микроопераций соединен с первыми входами третьего и четвертого элемента И, второй выход генератора тактовых импульсов соединен с входами J и С триггера управлени , вторьтм входом третьего элемента И, синхровходами триггера значений провер емых логических условий и триггера отказа, выход блока сравнени  соединен с третьим входом треть8 .

11

его элемента И, выход которого соединен с первым входом третьего нулевого потенциала, выход которого соединен с К-входом триггера управлени , выход которого соединен с четвертым входом третьего элемента И, выход младшего разр да регистра адреса соединен с первым входом схемы сравнени , единичный выход триггера управлени  соединен с вторым входом схемы сравнени , выход которой соединен с вторым входом четвертого элемента И, выход четвертого элемента И соединен с вторым входом третьего элемента ИЛИ, выход которого соединен с информагщонным входом триггера отказа, единичный выход триггера отказа соединен с выходом отказа устройства и с вторым входом второго элемента ИЛИ, выход которого соединен с нулевым входом триггера пуска.

1

Изобретение относитс  к цифровой вычислительной технике и может быть использовано при проектировании и построении управл ющих устройств и устройств контрол  ЦВМ.

Целью -изобретени   вл етс  повышение достоверности функционировани  устройства.f

На фиг. 1 представлена функциональна  схема микропрограммного устройства управлени ; на фиг. 2 времег;ные диаграммы его работы.

Микропрограммное устройство управлени  содержит блок 1 пам ти микрокоманд, блок 2 свертки, блок 3 сравнени , регистр 4 адреса, регистр 5 микроопераций, регистр 6 контрольного признака, триггер 7 пуска, генератор 8 тактовых импульсов, триггер 9 значений провер емых логических условий , триггер 10 управлени , триггер 11 отказа, мультиплексор 12 логических условий, первый элемент И 13, схема 14 сравнени , коммутатор 15 адреса , третий элемент И 16, второй элемент И 17, первый элемент ИЛИ 18,второй элемент ИЛИ 19, четвертый элемент И 20, третий элемент ИЛИ 21, вход 22 пуска устройства, вход 23 кода операций устройства, вход 24 логических условий устройства, выход 25 пол  метки регистра 5 микроопераций, выхо 26 адреса очередной микрокоманды выход 27 блока контрольного признака блока 1, вькод 28 микроопераций блока 1 пам ти микрокоманд, выход 29 микроопераций устройства, выход 30 отказа устройства.

На фиг. 2 обозначены: первьй и второй выходы 31 и 32 генератора 8 тактовых импульсов соответственно, выход 33 регистра 4 адреса, выход 34 регистра 5 мик;роопераций, выход 35 регистра 6 контрольного признака, значение 36 метки на первом выходе 28 блока 1 пам ти микрокоманд, единичный выход 37 триггера 10 управлени , единичный выход 38 триггера 9 значений провер емых логических условий .

В блоке 1 пам ти микрокоманд хран тс  реализуемые устройством микропрограммы . Формат микрокоманд, считываемых из блока 1 пам ти микрокоманд , разбит на три пол : адресное поле, микрооперационное поле и поле логических условий.

Блок 2 свертки осуществл ет определение числа единичных разр дов в

микрокоманде, считанной из блока 1 пам ти, и формирует фактическое значение контрольного признака.

В регистре 5 микроопераций хранитс  операционна  часть микрокоманды и метка-идентификатор.

В регистре 6 контрольного признака хранитс  контрольный признак, записанный в поле логических условий микрокоманд, не  вл ющихс  микрокомандами ветвлени .

Мультиплексор 12 логических условий осуществл ет по коду логических условий выделение значени  провер емого логического услови .

Блок 3 сравнени  осуществл ет сранение фактического значени  контрольного признака с требуемым значением.

Триггер 10 управлени  управл ет работой третьего элемента И 16, разреша  формирование сигнала результата сравнени  только после реализации первой микрокоманды микропрограммы.

Триггер 9 значений провер емых логических условий предназначен дл  хранени  значени  услови  переходав узле ветвлени  микропрограммы.

Триггер 11 отказа формирует сигнал отказа (сбо ) и блокирует работу устройства. .

В формате каждой микрокоманды,считываемой из блока 1 пам ти микрокоманд , записываетс  адрес очередной микрокоманды, код провер емых логических условий или контрольный признак в зависимости от типа считываемых микрокоманд, микрооперационна  часть.

В микрооперационной части каждой микрокоманды, кроме того, записьгоают с  признак окончани  команды и признак окончани  работы устройства.

Значение метки равно 1 дл  всех микрокоманд ветвлени , а во всех остальных микрокомандах микропрограммы равно О.

Значение контрольного признака, записанного в поле логических условий j-й микрокоманды, определ ет количество единичных разр дов в формат очередной (j+1)-й микрокоманды.

Реализаци  микропрограммы и контроль правильности считывани  микрокоманд из блока 1 пам ти микрокоманд в предлагаемом устройстве осуществл етс  следующим образом.

После считьгоани  д-й микрокоманды из блока 1 пам ти микрокоманд на его

выходах по вл етс  следуюп1а  информаци : адрес очередном микрокоманды который поступает на вход коммутатора 15 адреса, а также блок свертки , контрольньй признак Rj который поступает на входы блока 2 свертки , регистра 6 контрольных признако и мультиплексора 12 логических условий , микрооперационна  часть j-oii микрокоманды, котора  поступает на вход блока.2 свертки и на вход регистра 5 микроопераций. Если считываема  j-  микрокоманда не  вл етс  микрокомандой ветвлени , то знечение в поле метки равно О. В этом случае информаци  с выхода пол  логических условий запишетс  в регистр 6 контрольного признака. После записи микрооперационной части i-й микрокоманды в регистр 5 микроопераций произойдет запись адреса очередной (.1+1)-и микрокоманды в регистр 4 адреса. Кроме того, блок 3 свертки, проанализировав информацию на своих входах, вьщает на своем выходе код фактического значени  контрольного признака (фактического значени  числа единичных разр дов считанной j-й микрокоманде).

В таблице по сн етс -работа блока 2 свертки, на входы которого поступает код микрокоманды с выходов блока

1пам ти (адресна  часть - с выхода 26, код логических условий (контрольного признака) - с выхода. 27, микрооперационна  часть - с вьпсода 28),

а на выходе формируетс  код числа единиц в коде микрокоманды.

Так, например, если на входы блока 2 поступает код микрокоманды 1011111100111100111, содержащий 13 единиц, то на выходе формируетс  двоичный код этого числа 1101. Нпок

2может быть легко реализован на программируемой логической матрице.

В блок 3 сравнени  с выхода регистра 6 контрольного признака поступит требуемое значение контрольного признака, записанное в него при считывании (j-l)-u микрокоманды. В зависимости от требуемого и фактического значени  контрольного признака на выходе блока 3 сравнени  будет сформирован единичный сигнал в случае несовпадени  требуемого и фактического значе1|ий контрольного признака и нулевой - в случае их

равенства. Таким образом, произойдет сравнение фактического значени  контрольного признака, полученного в блоке 2 свертки после считывани  j-й микрокоманды требуемого его значени , записанного в регистр 6 контI рольного признака при считывании (j-1)-ft микрокоманды. При неправильном функционировании устройства (сбое или отказе в адресных или операционных цеп х устройства) сигнал с выхода блока 3 сравнени  поступит на вход триггера 11 отказа, и в устройстве будет блокирована работа генератора 8 тактовых импульсов. В случае правильной реализации 1-й микрокоманды работа устройства будет продолжена. В этом случае в регистр. 6 запишетс  требуемое значение контрольного признака (л+1)-й микрокоманды . После ее считывани  из блока

1пам ти микрокоманд на выходе блока

2свертки будет сформировано фактическое значение контрольного призна .ка микрокоманды.

В зтом случае, если считываема  микрокоманда  вл етс  микрокомандой ветвлени , то работа устройства будет осуществл тьс  следующим образом

После считьшани  микрокоманды ветвлени  из блока 1 пам ти микрокоманд как и в случае реализации обычных микрокоманд, произойдет проверка Требуемого значени  контрольного признака, записанного в регистр 6, и фактического значени  контрольного признака, сформированного на выходе блока 2 свертки. В случае их совпадени  работа устройства будет осуществл тьс  следующим образом. Поскольку значение метки в микрокомандах ветвлени  равно 1, то информаци  в регистр 6 записана не будет. На выходе мультиплексора 12 логическйх условий по значени м логических условий, поступившим от объекта управлени , будет сформирован сигнал значений логических условий.

При положительном исходе проверки значений логических условий значение этого сигнала равно 1, в противном случае О. При положительном исходе проверки логических условий будет осуществлена модификаци  адреса очередной микрокоманды, следующей за микрокомандой ветвлени . Значение младшего разр да адреса очередной микрокоманды, к которой осуществл етс  переход, будет равно 1. При отрицательном исходе проверки значений логических условий значение этого разр да равно О. Признак результата исхода проверки значени  логических условий записываетс  в триггер 9 логических условий. После записи адреса очередной микрокоманды , к которой осуществл етс  переход в микропрограмме в регистр 4 адреса, значение младшего разр да этого адреса с выхода регистра 4 адреса поступает на вход схемы 14сравнени . В этом случае, если значение младщего разр да адреса микрокоманды перехода соответствует значению провер емых логических условий, то работа устройства будет продолжена, в противном случае происходит блокировка.

Таким образом, микропрограммное устройство управлени  осуществл ет проверку правильности, реализации микропрограмм путем организации потактного контрол  правильности вьтолнени  функций переходов и функций выходов , а также правильности организа1ЩИ перехода в узлах ветвлени  микропрограмм .

Микропрограммное устройство управлени  работает следующим образом.

В исходном состо нии все элементы пам ти наход тс  в нулевом состо нии Значение сигнала на выходе 29 регистра 5 микроопераций равно 1 (цепи установки исходного состо ни  условно не показаны). Код операции поступает на второй информационный вход коммутатора 15 адреса и далее на информационньй вход регистра 4 адреса. На единичный вход триггера 7 пуска поступает сигнал пуска,и на его единичном выходе по вл етс  сигнал, который включает генератор 8 тактовых импульсов. По заднему фронту первого импульса, поступившего с его выхода на синхровход регистра 4 адреса, произойдет запись кода операций в регистр 4 адреса. lio этому коду из блока 1 пам ти микрокоманд будет считана перва  микрокоманда микропрограммы . На адресном выходе 26 блока 1 пам ти микрокоманд по витс  адрес очередной микрокоманды. На выходе 27 логических условий по витс  контрольньй признак, записанньй в поле логических условий считанной микрокоманды . На выходе 27 микроопераций - мик рооперационна  часть первой микрокоманды . Информаци  с. этих выходов блока 1 пам ти микрокоманд поступит также на соответствующие входы блока 2 свертки, на выходе которого будет « сформировано фактическое значение контрольного признака. Поскольку в исходном состо нии все элементы пам ти наход тс  в нуле ном состо нии, то на выходе пол  мет ки регистра 5 микроопераци и на еди ничных выходах триггеров 9-11 будет присутствовать нулевой сигнал. Нулевой сигнал, поступающий с единичного выхода триггера 10 управлени  на чет вертый вход третьего элемента И 16, блокирует его. Нулевой сигнал, посту пающий с пол  метки регистра 5 на пе вьй входчетвертого элемента И 20, блокирует работу этого элемента. По синхроимпульсу, поступающему с второ го выхода генератора 8 тактовых им;пульсов , на выходах третьего 16 и , четвертого 20 элементов И будет сфер мирован нулевой сигнал, который,прой д  через третий элемент ИЛИ 21 посту пит на- информационный вход триггера 11 отказа. По этому же импульсу на выходе первого элемента И 13 будет Сформирован единичный сигнал, который поступит на синхровход регистра 6 контрольного признака и разрешит тем самым запись в него контрольного признака, поступающего с второго вых да 27 блока 1 пам ти микрокоманд и записанного в поле логических условий первой шкpoкoмaнды. По заднему фронту этого импульса микрооперационна  часть первой микрокоманды и метка запишутс  в регистр 5 микроопераций , триггер 10 управлени  перейдет в единичное состо ние, а в триггере 9 и триггере 11 по заднему фронту этого импульса будет подтверждено их нулевое состо ние. Значени  сигналов микроопераций поступ т с выхода 29 регистра 5 микроопераций на выход устройства. Нулевой сигнал с выхода конца команды выхода 29 регистра 5 микроопераций поступит на первый управл ющий вход коммутатора 15 адреса, и адрес очередной микрокоманды поступит на информационный вход регистра 4 адреса. По заднему фронту очередного тактово го импульса, поступившего с первого выхода генератора 8 тактовых импульсов на синхровход регистра 4 адреса, произойдет запись адреса второй микрокоманды в этот регистр и ее считывание из блока 1 пам ти микрокоманд . При этом значение младшего разр да кода адреса микрокоманды поступает на первьй вход схемы 14 сравнени , на второй вход которой поступает нулевой сигнал с единичнлго выхода триггера 9 логических условий . Сигнал результата сравнени  поступает с выхода схемы 14 сравнени - на. второй вход четвертого элемента И 20, который по-прежнему закрыт нулевым сигналом с выхода пол  метки регистра 5 микроопераций. На выходе четвертого элемента И 20 будет сформирован нулевой сигнал. С выходов 26-28 блоков 1 пам ти микрокоманд информаци  поступит на соответствующие входы блока 2 свертки, а также на входы коммутатора 15 адреса , регистра 5 микроопераций и регистра 6 контрольного признака, соответственно . На выходе блока 2 свертки будет сформировано фактическое значение KOHTpojibHoro признака, которое поступит на первьм информационный вход блока 3 сравнени . На второй вход этого блока поступит требуемое значение R контрольного признака. При правильном функционировании устройства на третий вход открытого третьего элемента И 16 поступит нулевой сигнал , который закрьшает его. В том случае, если на выходе блока 3 сравнени  будет единичньй сигнал, что говорит о неравенстве R и R , после поступлени  импульса опроса на второй вход третьего элемента И 16 единичный сигнал через третий элемент ИЛИ 21 поступит на вход триггера 11 отказа. По заднему фронту этого же импульса триггер 11 отказа перейдет в единичное состо ние и через второй элемент ИПИ 19 установит в О триг-, гер 7 пуска. В результате работа устройства будет блокирована. В этом случае, если микрокоманда считана правильно, устройство будет функционировать до тех пор, пока не будет считана из блока 1 пам ти микрокоманд микрокоманда ветвлени . При этом произойдет контроль правильности ее считывани  из блока пам ти икрокоманд по рассмотренному алгоитму . Сигнал метки с выхода 28 бло9 .1 ка 1 пам ти микрокоманд закрывает первый элемент И 13 и открывает второй элемейт И 17. Код провер емых логических условий с выхода 27 блока 1 пам ти микрокоманд поступает на вход мультиплексора 12 логических условий. Значение провер емого логического услови  фop шpyeтc  на выходе мульти плексора 12. При положительном исходе проверки значений логических условий единичный сигнал поступит на второй вход второго элемента И 17-и далее на вход первого элемента ИЛИ 18, на второй вход которого поступает нулевое значение модифицируемого младшего разр да адреса. Модифицированный таким образом адрес первой микрокоманды , следующей за микрокомандой ветвлени , поступает на первый инфор мационный вход коммутатора 15 адреса и далее в регистр 4 адреса. Единичньй сигнал с выхода второго элемента И 17 поступает также на инфор;мадионный вход триггера 3 логических условий. По тактовому импульсу, поступающе1-1у с второго выхода генератора 8 на второй вход третьего элемента И 16, произойдет опрос результата контрол  правильности считьгоани  мик рокоманды ветвлени  из блока 1 пам т микрокоманд. Если микрокоманда ветвлени  счита на правильно, то по заднему фронту этого импульса будет подтверждено ну левое состо ние триггера 11 отказа, триггер 9 логических условий перейде в единичное состо ние, в регистр 5 микроопераций будет записана микрооперационна  часть микрокоманды ветвлени  . На выходе пол  метки этого регистра будет сформирован единичный сигнал, который закроет третий элемент И 1 б и откроет четвертьй элемен И 20. По очередному тактовому импуль су, поступившему с первого выхода 8, произойдет запись кода адреса микрокоманды , следующей за микрокомандой ветвлени , в регистр 4 адреса и считывани  этой микрокоманды из блока 1 пам ти микрокоманд. Значение младшего разр да кода адреса этой микрокоманды поступает на первый вход схемы 14 сравнени . Условием правильного перехода в микропрограмме по положительному исходу проверки логических условий  вл етс  единичное значение младшего р зр да кода адреса. Таким образом , в случае правильного/перехода в микропрограмме на первый вход схемы 14 сравнени  поступает единичный сигнал и на его выходе будет сформирован нулевой сигнал. В случае неправильного вьтолнени  перехода значение сигнала на выходе четвертого 20 элемента И будет равно 1, сигнал с выхода четвертого элемента И 20 поступит через третий элемент ИЛИ 21 на информационньй вход триггера 11 отказа и по заднему фронту импульса с второго выхода генератора 8 установит его в 1,и работа устройства будет блокирована. В том случае, если значение провер емых логических условий будет равно О, модификаци  адреса микрокоманды перехода производитьс  не будет, и триггер 9 логических условий останетс  в нулевом состо нии. После записи кода адреса микрокоманды перехода в регистр 3 адреса произойдет сравнение значени  младшего разр да кода адреса этой микрокоманды и нулевого сигнала с единичного выхода триггера 9 логических условий. Результатом ошибочного перехода в микропрограмме будет единичное значение младшего разр да кода адреса микрокоманды перехода. Тогда на выходе схемы 14 сравнени  будет сЛормирован единичньй сигнал, которьй установит триггер 11 в 1 и блокирует работу устройства.

Фиг. 2

Claims (1)

1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок памяти микрокоманд, регистр адреса, регистр микроопераций, блок сравнения, блок свертки, триггер отказа, первый и второй элементы И, первый, второй и третий элементы ИЛИ, причем выход регистра адреса соединен с адресным входом блока памяти микрокоманд, регистр микроопераций которого соединен с информационным входом регистра микроопераций, отличающееся тем,·что, с целью повышения достоверности функционирования, в него введены регистр тактовых импульсов, триггер пуска, триггер управления, триггер значений проверяемых логических условий, схема сравнения, мультиплексор логических условий, третий и четвертый элементы И, причем вход запуска устройства соединен с единичным входбм триггера пуска, единичный выход которого соединен с входом генератора тактовых импульсов, второй и первый выходы генератора тактовых импульсов соединены соответственно с входом синхронизации регистра адреса, с входом синхронизации регистра микроопераций, выход поля метки блока памяти микрокоманд соединен с первыми входами первого и второго элементов И, выход первого элемента И соединен с входом синхронизации регистра контрольного признака, выход второго элемента И соединен с первым входом первого элемента ИЛИ и информационным входом триггера значений проверяемых логических условий, йыход микроопераций блока памяти микрокоманд соединен с первым входом блока свертки, выход которого соединен с первым входом блока сравнения, выход контрольного признака блока памяти микрокоманд соединен с управляющим входом мультиплексора логических условий, с вторым' входом блока свертки, с информационным входом регистра контрольного признака, выход которого соединен с вторым входом блока сравнения, выход адреса очередной микрокоманды блока микрокоманд соединен с третьим входом блока свертки и с первым информационным входом коммутатора адреса, выход младшего разряда выхода адреса очередной микрокоманды блока памяти микрокоманд соединен с вторым входом первого элемента ИЛИ, выход которого :оединен с входом младшего разряда первого информационного входа коммутатора адреса, вход кода операций устройства соединен с вторым информаци- онным входом коммутатора адреса,выход которого соединен с информационным входом регистра адреса, информационный выход регистра микроопераций является выходом микроопераций устройст

   180888 ва,выход конца команды выхода микроопераций регистра микроопераций соединен с управляющим входом коммутатора адреса, выход конца работы выхода микроопераций регистра микроопераций соединен с первым входом второго элемента ИЛИ, вход логических условий устройства соединен с информационным входом мультиплексора логических условий, выход которого соединен с вторым входом второго элемента И, выход метки регистра микроопераций соединен с первыми входами третьего и четвертого элемента И, второй выход генератора тактовых импульсов соединен с входами J и С триггера управления, вторым входом третьего элемента И, синхровходами триггера значений проверяемых логических условий и триггера отказа, выход блока сравнения соединен с третьим входом треть его элемента И, выход которого соединен с первым входом третьего нулевого потенциала, выход которого соединен с К-входом триггера управления, выход которого соединен с четвертым входом третьего элемента И, выход младшего разряда регистра адреса соединен с первым входом схемы сравнения, единичный выход триггера управления соединен с вторым входом схемы сравнения, выход которой соединен с вторым входом четвертого элемента И, выход четвертого элемента И соединен с вторим входом третьего элемента ИЛИ, выход которого соединен с информационным входом триггера отказа, единичный выход триггера отказа соединен с выходом отказа устройства и с вторым входом второго элемента ИЛИ, выход которого соединен с нулевым входом триггера пуска.