SU1203526A1 - Устройство дл контрол микропрограммного блока управлени - Google Patents

Description

третьего регистра, информационные входы которого соединены с соответствующими адресными выходами контролируемого микропрограммного блока управлени , информационные выходы третьего регистра подключены к шине индикации ацреса., входы обнулени  второго и третьего триггеров соединены с входом синхронизации устройства, пр мой выход второго триггера соединен с выходом нормаль ной работы устройства, инверсный

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  реализации средств контрол  управл ющих автоматов , примен емых в цифровых вы- числитехпзных машинах и различных устройствах цифровой автоматики.

Цель изобретени  - повышение достоверности контрол .

На чертеже приведена функциейаль на  схема предлагаемого устройства,

В состав устройства вход т синхронизирующий вход 1э вход 2 начальной установки, элемент И 3, эхгемент ИЛИ , элементы 5 и 6 задержки, i-py пы элементов И 7 и 8, регистры 9 и 10, регистр 11 адреса устройства . схемы 12 и 13 сравнени , триггеры

14 - 1б, элемент И 17 „ элемент ИЛИ 18, элемент И 19, депшфратор 20 вход 21 установки начального адреса регистр 22 адреса микропрограммного автомата, блок 23 пам ти микрокоманд , выходы 24-26 правильной работы , отказа и зацикливани  соответ- ственно и выход 27 индикации адреса (цепи синхронизации работы буферных регистров 9 и 10 и регистра 11 адреса не показаны), блок микропрограмм.

Устройство 28 управлени  позвол ет контролировать ошибки программировани  и перфорации типа тупик, привод щие к зацикливанию программы на каком-либо адресе,, и ошибочного занесени  в блок пам ти микропрограмм в соседние  чейки одинаковых команд. Такие ошибки обнаруживаютс 

0352.t

выход второго триггера соединен с первым входом третьего элемента И, второй вход которого соединен с пр - мьп выходом первого триггера, вход установки третьего триггера соединен, с выходом первой схемы сравнени , пр мой выход третьего триггера соединен с выходом зацикливани  устройства , инверсный выход третьего триггера соединен с третьим входом третьего элемента И,- выход которого соединен с вторым входом первого элементаИ,

при сравнении адресных частей предыдущей и последующей микрокоманд и сравнении кодов команд. В устройстве предусмотрены также индикаци  адреса, на котором произошло заклинивание s сравнение кодов соседних команд и контроль физического отказ элементов на выходе микроопераций блока пам ти.

Устройство работает следующим образом.

Перед, началом работы схема приводитс  в исходное состо ние путем подачи на входы 2 начальной установки единичного импульса, и триггеры 15 и 16 устанавливаютс  в нулевое состо ние,, а триггер 14 - в единичное . В результате этого с выхода элемента И 19 единичный сигнал подаетс  на вход элемента И 3 и разрешает прохождение тактового импульса с входа 1 на выход элемента И 3. Поддча импульса на вход 2 производис  также после останова микропрограммного устройства по сигналам ошибки дл  возобновлени  работы устройства контрол ,

Ход программы в устройстве контролируетс  следующим образом. Очередной тактовьш импульс поступает через синхронизирующий вход 1 устройства на входы элементов И 7 и 8. первой и второй групп и разрешает запись адреса микрокоманды с выхода регистра 22 адреса блока микропрограммного управлени  на регистр 9 и запись кода команды с выхода микроопераций блока 23 пам ти микроко5

манд на регистр 10, Этот же импульс поступивший через элемент И 3 на блок 23 пам ти микрокоманд, вызывает считывание очередной микрокоманды . Затем на регистре 22 с помощью дешифратора 20 устанавливаетс  адрес очередной микрокоманды, и тактовый импульс, вызвавший считывание микрокоманды через элемент. 5 задержки , поступает на схему 12 сравне- ни  и через элемент 6 задержки на схему 13 сравнени  (дл  разрешени  сравнени ). Происходит сравнение адреса предыдущей микрокоманды, записанного на регистре 9, и адреса очередной микрокоманды, поступающег на схему 12 сравнени  с выхода регистра 22 адреса (в период между тактовыми импульсами, когда отсутствуют разрешение записи на регист- ры 9 и 10 через элементы 7 и 8). Одновременно адрес очередной микрокоманды заноситс  в регистр 11 адреса устройства. .При равенстве укзанных адресов схема 12 сравнени  формирует сигнал ошибки, который поступает на единичный вход триггера 16 и на вход элемента 11ПИ 18, С единичного выхода триггера 16 формируетс  сигнал Зацикливание на выход 26 устройства, с нулевого выхода триггера снимаетс  единичный сигнал, в результате чего закрываетс  элемент И 19, и с второго входа элемента И 3 снимаетс  сигнал разрешающий прохождение тактового импульса с входа 1 на считывание микрокоманд - происходит останов м  ропрограммного устройства управлени . Одновременно сигнал со схемы 12 сравнени  через элемент ИЛИ 18 поступает на управл ющий вход регис 11 адреса устройства, вызыва  считывание адреса, по которому произошло зацикливание, на выход 27 устройства Индикаци  адреса, Аналогично происходит сравнение кода предыдущей и очередной команд на схеме 13 сравнени : по окончании считывани  очередной микрокоманды с блока 23 пам ти микрокоманд на ег выходе устанавливаетс  код очередной команды и происходит сравнение кода предыдущей команды, записанной на регистре 10, и кода очередно команды, поступающей на схему 13 сравнени  с выхода микроопераций , блока 23 пам ти микрокоманд. При равенстве указанных кодов команд

0 5 о

5

0

5

0

526

схема 13 сравнени  формирует сигнал ошибки, который поступает на единичный вход триггера 15 и на вход второго элемента ИЛИ 18. С единичного выхода триггера 15 формируетс  сигнал Команда на выход 24 устройства, с нулевого выхода триггера снимаетс  единичный сигнал, в результате чего зак1Я)1ваетс  элемент И 19 и с второго входа первого элемента И 3 снимаетс  сигнал, разрешающий прохождение тактового импульса с входа 1 на микропрограммное устройство управлени . Происходит его останов, как и в первом случае при зацикливании программы. Одновременно сигнал со схемы 13 сравнени  через вход второго элемента ИЛИ 18 посту-. пает на вход считывани  регистра 11 адреса устройства, вызыва  считывание адреса, на котором произошло сравнение кодов команд, на выход 27 устройства Индикаци  адреса, Элемент 5 задержки должен обеспечить задержку тактового импульса на врем  считывани  адреса с регистра 22 адреса микропрограммного автомата, а элемент 6 задержки обеспечивает задержку импульса с элемента 5 на врем  считывани  кода команды блока микроопераций блока 23 пам ти микрокоманд и установление триггера 14 в единичное состо ние.

Контроль ошибок, вызванных физическими отказами элементов устройства , заключаетс  в проверке наличи  сигналов микроопераций в операционной части микрокоманды контролируемого устройства. При отсутствии сигналов на выходах микроопераций устройство формирует сигнал ошибки,

В устройстве микропрограммного управлени  обнаруживаетс  отсутствие сигналов микроопераций на выходе блока 23 пам ти следующим образом . Каждый тактовый импульс через элемент И 3 устанавливает первый триггер 1i4 в нулевое состо ние. Сигнахи команд операционной части микрокоманды через элемент ИЛИ 4 устанавливают триггер 14 в единичное состо ние и запрещают прохождение тактового импульса, задержанного элементами 5 и 6 задержки, через элемент И 17 дл  формировани  сигнала ошибки. Элементы 5 и 6 задержки должны обеспечить задержку

тактового импульса на врем  считывани  адреса с регистра 22 адреса, команды с блока 23 пам ти микрокоманд и установление триггера 14 в единичное состо ние.

При отсутствии сигналов на выходах микроопераций блока 23 к моменту прихода на элемент И 17 задержанного тактового импульса триггер 14 находитс  в нулевом состо нии (нет сигнала на выходе элемента ИЛИ 4), следовательно, элемент И 17 открыт и на его выходе по вл етс  сигнал ошибки, который поступает на выход 25 устройства Отказ и через

элемент ИЛИ 18 на счетный вход регистра 11 адреса устройства, вызыва  считывание на выход 27 устрой г

ства Индикаци  адреса адреса команды, на которой произошел отказ микропрограммного устройства управлени . Одновременно с единичного выхода триггера 14 снимаетс 

единичный сигнал, что приводит к закрытию элемента И 19, и с второго входа первого элемента И 3 снимаетс  сигнал, разрешающий прохождение тактового импульса с входа 1

на микропрограммное устройство управлени , и происходит его останов .

Редактор О.Юрковецка 

Составитель А, Сиротска  Техред А.Бойко

Заказ 8418/52

Тираж 709Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035,.Москва, Ж-35, Раушска  наб., д. 4/5

Филиал ПОП Патент, г. Ужгород, ул. Проектна , 4

Корректор Л.

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МИКРОПРОГРАММНОГО БЛОКА УПРАВЛЕНИЯ, содержащее два элемента И, два элемента ИЛИ, первый регистр, первую группу элементов И, первую схему сравнения, причем вход синхронизации устройства соединен с первым входом первого элемента И, входом первого элемента задержки и первыми входами элементов И первой группы, вторые входы которых соединены с соответствующими адресными выходами ’ конт-ролируемого микропрограммного блока управления и с первой группой информационных входов первой схемы сравнения, выходы элементов И первой группы соединены с входами первого регистра, выходы которого соединены с второй группой информационных входов первой схемы сравнения, вход разрешения которой соединен с выходом первого элемента задержки с первым входом второго элемента И, второй вход которого соединен с инверсным выходом первого триггера, вход обнуления которого соединен с выходом первого элемента И и входом пуска контролируемого микропрограммного блока управле- ния, группа выходов микроопераций которого соединена с входами первого элемента ИЛИ, выход которого соединен с входом установки первого триггера, выход второго элемента И соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом совпадения первой схемы сравнения, отличающееся тем, что, с целью повышения достоверности контроля, оно дополнительно содержит третий элемент И, второй элемент задержки, вторую группу элементов И, второй и третий регистры, _о вторую схему сравнения, второй и в третий триггеры, причем первые входа элементов И второй группы соединены с входом синхронизации устройства, вторые входы элементов И второй группы соединены с соответствующими выходами микроопераций группы контролируемого микропрограммного {блока управления и первой группой информационных входов второй схемы сравнения, вторая группа информационных входов которой соединена с группой выходов элементов И второй группы, вход второго элемента задержки соединен с выходом первого элемента'задержки, выход второго элемента задержки соединен с входом разрешения второй схемы сравнения и вторым входом второго элемента И, выход которого является выходом отказа устройства, выход второй схемы сравнения соединен с входом установки второго триггера и третьим входом второго элемента ИЛИ, выход которого соединен с входом разрешения

   SU ,„,1203526

   120352υ третьего регистра, информационные входы которого соединены с соответствующими адресными выходами контролируемого микропрограммного блока управления, информационные выходы третьего регистра подключены к: шине индикации адреса, входы обнуления второго и третьего триггеров соединены с входом синхронизаций устройства, прямой выход второго триггера соединен с выходом нормальной работы устройства, инверсный выход второго триггера соединен с первым входом третьего элемента И, второй вход которого соединен с прямым выходом первого триггера, вход установки третьего триггера соединен, с выходом первой схемы сравнения, прямой выход третьего триггера соединен с выходом зацикливания устройства, инверсный выход третьего триггера соединен с третьим входом третьего элемента И,- выход которого соединен с вторым входом первого элементаИ.