SU1273926A1 - Адаптивный модуль микропрограммного устройства управлени - Google Patents

Abstract

Изобретениэ относитс  к вычислительной технике и может быть использовано при построении высокопроизводительных отказоустойчивых управл ющих и вычислительных систем с использованием множества однотипных микро ,программных модулей, выполненных в виде БИС. Целью изобретени   вл етс  повышение надежности путем передачи управлени  дублирующим модул м . С этой целью в адаптивный модуль содержащий два блока пам ти, коммутатор адреса, регистр микрокоманд, мультиплексор логических условий, триггер пуска, генератор тактовых импульсов, два блока элементов И, блок элементов ИЛИ, элемент И, три элемента ИЛИ и одновибратор, введены буферный регистр адреса, регистр адреса микропрограммы, регистр адреса модул -дублера, демультиплексор адреса, демультиплексор кода микроопераций , демультиплексор передачи управлени , коммутатор передачи с адреса, коммутатор передачи управл ющей информации, триггер инициали (Л зации отказа, два триггера отказа, два сумматора по модулю два, второй блок элементов ИЛИ. 2 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано при построении высокопроизводительных отказоустойчивых управл ющих и вычислительных систем с использованием множества однотипньпс микропрограммных модулей, вьшол ненньк в виде ВИС. Цель изобретени  - повышение надежности путем передачи управлени  дублирующим модул м. На фиг.1 представлена функциональ на  схема адаптивного модул  микропрограммного устройства управлени  на фиг.2 - функциональна  схема сум матора по модулю два. Адаптивный модуль микропрограммного устройства управлени  (фиг.1) содержит первый блок 1 пам ти, второй блок 2 пам ти, регистр 3 адреса демультиплексор 4 адреса, буферный регистр 5 адреса, регистр 6 микроко манд с пол ми: поле 6.1 кода логических условий, поле 6,2 модифици-. руемого разр да адреса, поле 6.3 кода микроопераций, поле 6.4 кода немодифицируемых разр дов адреса, поле 6.5 признака метки конца микропрограммы , поле 6.6 контрольного признака четности, мультиплексор 7 логических условий, демультиплексор 8 кода микроопераций, демультиплексор 9 передачи управлени , первьй сумматор 10 по модулю два, второй сумматор 11 по модулю два, регистр 12 адреса микропрограммы, ком мутатор 13 адреса, первый блок 1Д з лё ментов И, первый блок 15 элементов ИЛИ, первый элемент ИЛИ 16, три гер 17 пускаj генератор 18 тактовых импульсов, одновибратор 19, элемент И 20, второй элемент ИЛИ 21, третий элемент ИЛИ 22, регистр 23 адреса модул -дублера, коммутатор 24 передачи управл ющей информации, коммутатор 25 передачи адреса, триггер 26 инициализации отказа, первый и второй триггеры 27 и 28 отказа, вто , рой блок 29 элементов ИЛИ, второй блок 30 элементов И и имеет вход 31 пуска модул , информационный вход 32 модул , первый вход 33 кода опер ции модул , вторые входы 34.1 34 .(п-1 ) кода операции модул , вход 35 логических условий модул , первый и второй выходы 36 и 37 микроопераций модул ,,информационные выходы 262 38.1 - 38.(п-1) модул , выход 39 признака отказа модул . Первый сумматор 10 по модулю два (фиг.2) содержит первый и второй.. блоки 40 и 41 элементов суммировани  по модулю два и элемент 42 суммировани  по модулю два. Аналогично второй сумматор 11 по модулю два {фиг.2) содержит первый и второй блоки 43 и 44 элементов суммировани  по модулю два и элемент 45 суммировани  по модулю два, Назначение основных элементов адаптивного модул . Блок 1 пам ти предназначен дл  хранени  собственных: микропрограмм управлени , а также кодов передачи управлени  аналогичньм модул м. Блок 2 пам ти предназначен дл  хранени  микропрограмм управлени  к-го микропрограммного модул  дублера, а также кодов передачи управлени  другим аналогичным модул м. Регистр 3 адреса предназначен дл  задани  адреса микрокоманды при считьшании информации или из блока 1, или из блока 2. Регистр 6 микрокоманд предназначен дл  хранени  микрокоманды. Мультиплексор 7 логических условий предназначен дл  формировани  значени  модифицируемого разр да адреса очередной микрокоманды и реализует следующую логическую функцию: У, х,а + х,г,+ x,z + . . .+x,z, где у, - выходной сигнал мультиплексора 7; Х| - конъюнкци  5, 52 . . ., соответствующа  коду с выхода 6 . I кода логических условий; разрешающему про-хождение модифицируемого адресного разр да jd без изменений; Х2 Ы,о(г . . .Ы. (,oC.j oij ... Х4 . . . O6i - КОНЬЮНКЦИИ, соответствующие кодам, определ ющим прохождение на выход мультиплексора 7 одного из сигналов логических условий Z, , Zj,...,z со входа 35 логических условий. Коммутатор 13 адреса микрокоманды служит дл  коммутации очередной микрокоманды . Лри наличии признака конца микропрограммы на выходе 6.5

3

регистра 6 очередной адрес микрокоманды коммутируетс  или с входа 33 кода операции, или с входа 34.134 .(п-1) от других аналогичных модулей . При отсутствии признака конца микропрограммы адрес очередной микрокоманды коммутируетс  в зависимости от хода выполнени  микропрограммы . Демультиплексор 4 предназначен дл  изменени  направлени  передачи адресов микрокоманд, в зависимости от режима функционировани  модул . В режиме обработки собственной микропрограммы выборка микрокоманд производитс  из блока I, в режиме обработки микропрограммы основного модул  (в случае отказа его собственного блока l) выборка микрокоманд производитс  из блока 2. Регистр 5 служит дл  хранени  адреса микрокоманды, с которой продолжаетс  вьшолнение собственной микропрограммы после завершени  выполнени  микропрограммы основного модул  (если его собственный блок 1 отказал) через блок 2 данного модул -дублера.

Блок 14 элементов И служит дл  разрешени  продолжени  выполнени  собственной микропрограммы после того, как обработка микропрограммы отказавшего основного модул  через блок 2 данного модул  завершена. Блок 15 элементов ИЛИ предназначен дл  сборки микрокоманд в зависимости от режима функционировани  модул . .Демультиплексор 8 служит дл  разделени  выдачи кодов микроопераций в зависимости от обрабатьшаемой в данный момент микропрограммы (или собственной, или отказавшего основного модул ). Элемент ИЛИ 16 предназначен дл  сборки сигналов дл  инициации работы модул .

Триггер 17 пуска служит дл  запуска генератора 18, включение которого происходит по сигналу пуска или с входа 31, или при поступлении информации от аналоговых модулей с входа 34.1 - З4.(п-1),или при поступлении кода операции на вход 33 модул . Генератор 18 тактовых импуль сов служит дл  синхронизации работы модул . На его выходах формируютс  первый и второй тактовые импульсы. Блок 29 элементов ИЛИ предназначен дл  сборки кода операции с входа 33 и кодов адресов с входов 34.1 -,

2739264

34.(п-1) с последующей передачей через коммутатор 13 адреса на регистр 3. Одновибратор 19 предназначен дл  формировани  импульса по 5 окончании микропрограммы (команды), что характеризуетс  по влением признака конец команды на выходе пол  6.5 регистра 6. Элемент ИЛИ 21 и элемент И 20 служат дл  формировани 

О сигнала на прекращение работы модул . Элемент ИЛИ 22 служит дл  сборки сигналов на обнуление триггера 26 или после завершени  обработки микропрограммы , или после отказа блока 2 при

5 обработке микропрограммы от основного модул .

Регистр 23 адреса модул -дублера .(дл  данного модул ) предназначен дл  хранени  информации адреса того модул , в котором имеетс  блок 2 с .набором микропрограмм, идентичным набору микропрограмм блока I данного модул , т.е. регистр 23 хранит информацию о том, куда необходимо передать код операции, если блок I данного модул  отказал. Регистр 12 предназначен дл  хранени  информации об адресе микропрограммы и выдачи ее аналогичному модулю-дублеру (содержащему набор микропрограмм

блока 1 данного модул  в случае отказа блока 1 данного модул . Триггер 26 отказа предназначен дл  инициализации отказа блока 1 основного 35 модул , микропрограмма которого обрабатываетс  через блок 2 данного модул -дублера. Блок 30 элементов И служит дл  разрешени  записи адреса микропрограммы в регистр 12, если 0 основной модуль находитс  в работоспособном состо нии. Коммутатор 24 предназначен дл  коммутации управ- л ющей информации (адреса микрокоманды ) в зависимости от режима рабо5 ты модул  при передаче информации в другой аналогичный модуль. Коммутатор 25 служит дл  коммутации адреса передачи управлени  (т.е. адреса модул , которому необходимо пере0 дать информацию) в зависимости от режима функционировани  модул . Демультиплексор 9 предназначен дл  передачи управлени  другому аналогичному модулю по выходам 38.1 5 З8.(п-) модул . Сумматор 10 служит дл  обнаружени  отказа блока I. Сумматор 11 служит дл  обнаружени  . отказа блока 2. Триггеры 27 и 28

отказа служат дл  хранени  признако отказа блоков 1 и 2 соответственно.

Адаптивньй модуль может функционировать в следующих режимах: в режиме обработки- собственной микропрораммы; в режиме передачи управлени  аналогичному модулю при отсутствии отказа основного блока пам ти данного модул ; в режиме передачи упра лени  модулю-дублеру при отказе о,сновного блока пам ти данного модул  в режиме обработки микропрограммы основного модул  при отказе его первого блока пам ти аналогичным модулем-дублером .

Адаптивный модуль работает следующим образом.

В исходном состо нии элементы пам ти, кроме регистра 23, наход тс  в нулевом состо нии. В регистр 23 записана информаци  об адресе модул -дублера дл  данного модул .

Режим обработки собственной микропрограммы . Работа модул  начинаетс  с поступлени  на вход 31 сигнала пуска. Данньп сигнал через элемент 16 поступает на вход установки триггера 17 и устанавливает его в единичное досто ние. Сигнал с пр мого выхода триггера 17 разрешает прохождение с входа 33 кода операции через блок 29 и коммутатор 13 на регистр 3 по концу первого тактового импульса, поступающего с генератора 18. Код операции определ ет начальный адрес микропрограммы. Ввиду того, что триггер 26 находитс  в нулевом состо нии (т.е. его основной модуль исправен), нулевой сигнал с пр мого выхода триггера 26, поступа  на управл ющие входы демултиплексоров 4 и 8, а также инверсные входы блока 14 определ ет обработку данных модулем србственной микропрограммы через блок I. Второй тактовьй импульс с выхода генератора 18 производит запись информации из блока 1 в регистр 6 по адресу, хран щемус  в регистре 3. При записи информации в регистр 6 с выхода пол  6.3 на выход 36 модул выдаетс  перва  микрокоманда на управление , например, операционным устройством. На выходе 6.5 регистра 6 сигнал логического нул  поступает на управл ющий вход коммутатора 13 и разрешает запись адреса очередной микрокоманды в зависимости от информации, наход щейс  в-поле 6.1, поле 6.2 и поле 6.4. Если микрокоманда  вл етс  микрокомандой линейной последовательности, то код адреса определ етс  кодом немодифицируемых разр дов адреса с выхода 6.4 и модифицируемым разр дом адреса с выхода 6.2 регистра ,6. В этом случае модифицируемый разр д адреса при нулевом коде логических условий с выхода 6.1 регистра 6 через мультиплексор 7 проходит без изменени .

Если микрокоманда  вл етс  микрокомандой ветвлени , то адрес очередной микрокоманды определ етс  посто нной частью кода адреса (немодифи - цируемой частью) и переменной частью (модифицируемым разр дом адреса). Если провер емое логическое условие вьшолнено, то модифицируема  часть кода адреса имеет единичное зна чение , и сформированный таким образом адрес очередной микрокоманды через коммутатор 13 поступает на регистр 3 по тактовому импульсу с выхода генератора 18. Далее модуль функционирует аналогично указанному.

Режим передачи управлени  аналогичному модулю при отсутствии отказа основного блока пам ти данного модул  . При выполнении микропрограмм модуль может передать управление аналогичному модулю. Передача управлени  осуществл етс  следующим образом . С выхода 6.1 регистра 6 вьщае с  код номера модул , которому необходимо передать управление. Если блок 1 исправен (нулевой сигнал с пр мого выхода триггера 27J , то информаци  с пол  6.1 регистра 6 о коде номера модул , которому передаетс  управление, через коммутатор 25 поступает на управл ющий вход демультиплексора 9, на информационный вход которого через коммутатор 24 поступает адрес микропрограммы с пол  6.4 регистра 6. После передачи .управлени через демультиплексор 9 другому аналогичному модулю, данный модуль продолжает функционировать в режиме обработки собственной микропрограммы. После прихода адреса, с которого необходимо начать, выдачу микрокоманд, от другого модул  по ОДНОМУ из входов 34.1 - 34.(п-1) данный адрес через блок 29 поступает наинформационньм вход коммутатора 13 и на элемент 16. На выходе элемента 16 по вл етс  сигнал, которьйперебрасывает триггер 17 в единичное состо ние и тем самым запускает генератор 18. Первым тактовым импульсом с. выхода генератора 18, поступающим н синхровход регистра 3, информаци  через коммутатор 13 заноситс  в регистр 3. По этому адресу происходит считывание информации из блока 1 , Далее модуль работает аналогично указанному. Режим передачи управлени  модулю дублеру при отказе основного блока пам ти данного модул , По мере вьща чи информации модулем происходит ее контроль в сумматорах 10 (контролирует блок 1) и 11 (контролирует блок 2) (фиг.2). При этом происходи контроль как адресной, так и операционной информации и при искажении одного из кодов или несоответствии адреса выбранной микрокоманде сумма тор 10 (п) формирует сигнал отказа соответствующего блока пам ти. Этот сигнал с приходом тактового импульса на синхровход соответствующего триггера 27 или 28 перебрасьгоает данный триггер р единичное состо ние . При отказе блока 1 единичный сигнал с пр мого выхода триггера 2 через элемент 21 обнул ет триггер 17, а также производит перекоммутацию и передачу управлени  определен ному модулю-дублеру, адрес которого хранитс  в регистре 23, а код опера ции, при выполнении которой произошел отказ, хранитс  в регистре 12. Управл юща  информаци  с регистров и 12 через коммутаторы 24 и 25, а также сигнал отказа с триггера 27 поступает на демуЛьтиплексор 9, который производит передачу кода опер ции (адреса невыполненной в данном модуле микропрограммы) определенном модулю-дублеру. После отказа блока 1 данный модуль способен выполн ть функции модул -дублера по отношению к определенному модулю устройства, т.е. в блоке 2 данного модул  храни с  набор микропрограмм, идентичный Чнабору микропрограмм блока 1 за ранее определенного модул  устрой ства. Режим обработки микропрограммы основного модул  при отказе его пер вого блока пам ти аналогичным модулем-дублером . В этом режиме от отказавшего модул , например, на вход 34.1 поступает управл юща  информаци , по которой триггер 26 устанавливаетс  в единичное состо ние, запреща  тем самым через блок 30 запись прмчедшего кода операции в регистр 12 в нем продолжает хранитьс  информаци  об адресе текущей микропрограммы данного модул ). Единичный сигнал с пр мого выхода триггера 26, поступа  на управл ющие входы демультиплексоров 4 и 8, а также на инверсные входы блока 14 организует хранение текущей микрокоманды в регистре 5 и определ ет обработку данным модулем пришедшего кода операции через блок 2 и выдачу операционных микрокоманд на выход 37 модул . Если при вьшолнении микропрограммы отказ блока 2 не происходит , то после окончани  обработки микропрограммы с выхода пол  6.5 регистра 6 единичный сигнал через одновибратор 19 и элемент 22 обнул ет триггер 26 и выполнение прерванной микропрограммы через блок 1 продолжаетс . При обнаружении отказа блока 2 единичный сигнал с пр мого выхода триггера 28 через элемент 22 также обнул ет триггер 26, продолжа  тем самым выполнение прерванной микропрограммы , а на выходе 39 модул  по вл етс  единичньй сигнал, говор щий о том, что произошел такой отказ блока 1 основного модул  и блока 2 данного модул -дублера, что определенньй набор микропрограмм этих двух блоков пам ти выполнитьс  не сможет (полный отказ данного набора микропрограмм ). Если вьтолнение собственной микропрограммы в данном модуле не прерьшалось обращени ми к блоку 2 со стороны основного модул , то . после окончани  микропрограммы сигнал с выхода пол  6.5 регистра 6 обнул ет триггер 17 через элемент 20, так как триггер 28 находилс  в нулевом состо нии. Если он был в единичном состо нии (был запрос к блоку 2), то по окончании микропрограммы запроса триггер 17 не обнул етс  (так как на инверсном входе элемента 20 присутствует единичный сигнал ) и модуль продолжает вьтолнение собственной микропрограммы через блок 1 аналогично указанному. о б р е т е Формула Адаптивный модуль микропрограммного устройства управлени , содержащий два блока пам ти, коммутатор адреса, регистр микрокоманд, мульти плексор логических условий, триггер пуска, генератор тактовых импульсов два блока элементов И, блок элементов ИЛИ, элемент И, три элемента ИЛИ и одновибратор, причем выход первого блока элементов И соединен адресным входом первого блока пам ти , выход пол  логических условий, ВЫХОД.модифицируемого разр да адреса и выход немодифицируемьгх разр дов адреса регистра микрокоманд подключены соответственно к управл ющему входу и первому информацион ному входу мультиплексора логических условий и немодифицируемым разр дам первого информационного входа коммутатора адреса, вькод мультипле сора логических условий соединен с модифицируемым разр дом первого информационного входа коммутатора адр са, вход пуска модул  подключен к , первому входу первого элемента ИЛИ, выход которого соединен с входом ус тановки триггера пуска, пр мой выход триггера пуска подключен к вход запуска генератора тактовых импульсов , первый выход которого соединен с синхровходом регистра адреса, выход коммутатора адреса подключен к информационному входу регистра адре са, вход логических условий модул  соединен с вторым информационным вх дом мультиплексора логических условий , второй выход генератора тактовых импульсов подключен к синхровходу регистра микрокоманд, отли чающийс  тем, что, с целью повышени  надежности путем передачи управлени  дублирующим модул м, он содержит буферный регистр адреса регистр адреса микропрограммы, регистр адреса модул -дублера, демуль типлексор адреса, демультиплексор кода микроопераций, демультиплексор передачи управлени , коммутатор передачи адреса, коммутатор передачи управл ющей информации, триггер инициализации отказа, два триггера отказа, два сумматора по модулю два второй блок элементов ИЛИ, причем выход первого блока пам ти соединен с первым входом первого блока эле1 6 ментов ИЛИ, выход которого подключен к информационному входу регистра микрокоманд, выход кода микроопераций регистра микрокоманд соединен с информационным входом демультиплексора кода микроопераций, первый выход которого подключен к первому выходу микроопераций модул  и первому входу первого сумматора по модулю два, второй выход демультиплексора кода микроопераций соединен с вторым выходом микроопераций модул  и первым входом второго сумматора по модулю два, выход логических условий регистра микрокоманд, выход немодифицируемых разр дов адреса регистра микрокоманд и вькод мультиплексора логических условий подключены к первым входам первого и второго сумматоров по модулю два, вькод контрольного признака четности регистра микрокоманд соединен с вторыми входами первого и второго сумматоров по модулю два, первый вход кода операции модул  подключен к первому входу второго блока элементов ИЛИ, остальные п-1 входов которого (п - число модулей микропрограммного устройства управлени ) соединены с одноименными входами второй группы входов кода опер гщи модул , i-й вход (i 1, п-1)-й группы вторых входов кода операции модул  подключен к входу установки триггера инициализации отказа, единичный выход которого соединен с инверсным входом элемента И, инверсными входами первого и второго блоков элементов И, управл ющими входами демультиплексора адреса и демультиплексора кода микроопераций , выход второго блока эле- : ментов ИЛИ подключен к второму входу первого элемента ИЛИ, второму информационному входу коммутатора адреса и пр мому входу второго блока элементов И, выход которого соединен с информационным входом регистра адреса микропрограммы, выход регистра адреса микропрограммы подключен к первому информационному входу коммутатора передачи управл ющей информации, выход которого соединен с информационным входом демультиплексора передачи управлени , п -1 выходов которого  вл ютс  информационными выходами модул , вькрд немодифицируемых разр дов адреса регистра микрокоманд и выход мультиплексора логических уелоП ВИЙ подключены к второму информационному входу коммутатора передачи управл ющей информации, единичный выход триггера пуска соединен с пр  мым управл ющим входом коммутатора адреса, выход регистра адреса подключен к информационному входу демультиплексора адреса, первьй выход которого соединен с входом буферного регистра адреса, выход буфе ного регистра адреса подключен к пр мому входу первого блока элементов И, выход которого соединен с третьим входом первого сумматора по моду лю два, выход первого сумматора по модулю два подключен к информационному входу первого триггера отказа , единичный выход которого соединен с информационным входом демульТиплексора передачи управлени , пр  мыми и инверсными управл ющими вход ми коммутатора передачи адреса и коммутатора передачи управл ющей информации и первым входом второго элемента ИЛИ, выход которого подключен к входу сброса триггера пуска , выход признака конца микропрограммы регистра микрокоманд соединен с информационным входом демультипле сора кода микроопераций, инверсным управл ющим входом коммутатора адре са и входом одновибратора, выход которого подключен к первому входу третьего элемента ИЛИ и пр мому входу элемента И, выход элемента И 6 соединен с вторым входом второго элемента ИЛИ, первый выход генератора тактовых импульсов подключен к синхровходу регистра адреса микропрограммы и синхровходам первого и второго триггеров отказа, едини 1ный выход второго триггера отказа соединен с выходом признака отказа модул  и вторым входом третьего элемента ИЛИ, выход которого подключен к входу сброса триггера инициализации отказа, выход второго сумматора по модулю два соединен с информационным входом второго триггера отказа, второй выход демультиплексора адреса подключен к третьему входу второго сумматора по модулю два и адресному входу второго блока пам ти, выход которого соединен с вторым входом первого йтока элементов ИЛИ, выход контрольного признака четности регистра адреса подключен к четвертым входам первого и второго сумматоров по модулю два, информационный вход модул  соединен с входом регистра адреса модул -дублера, выход которого подключен к первому информационному входу коммутатора передачи адреса, второй информационный вход которого соединен с выходом кода логических условий регистра микрокоманд , а выход коммутатора передачи адреса подключен к управл ющему входу демультиплексора передачи управлени .

Ю(11)

ffO()

v//«4)

I

ff2(5)

,.J

ipue. 2

Claims (1)

1. Формула изобретения

   Адаптивный модуль микропрограммного устройства управления, содержащий два блока памяти, коммутатор 5 адреса, регистр микрокоманд, мультиплексор логических условий, триггер пуска, генератор тактовых импульсов, два блока элементов И, блок элементов ИЛИ, элемент И, три элемента ¹⁰

   ИЛИ и одновибратор, причем выход первого блока элементов И соединен ci адресным входом первого блока памяти, выход поля логических условий, выход.модифицируемого разряда адре- ’5 са и выход немодифицируемых разрядов адреса регистра микрокоманд подключены соответственно к управляющему входу и первому информационному входу мультиплексора логичес- 7° ких условий и немодифицируемым разрядам первого информационного входа коммутатора адреса, выход мультиплексора логических условий соединен с модифицируемым разрядом первого ин- ²⁵ формационного входа коммутатора адреса, вход пуска модуля подключен к , первому входу первого элемента ИЛИ, выход которого соединен с входом установки триггера пуска, прямой вы- 30 ход триггера пуска подключен к входу запуска генератора тактовых импульсов, первый выход которого соединен с синхровходом регистра адреса, выход коммутатора адреса подключен к 35 информационному входу регистра адреса, вход логических условий модуля соединен с вторым информационным вхо дом мультиплексора логических условий, второй выход генератора такто- 40 вых импульсов подключен к синхровходу регистра микрокоманд, отличающийся тем, что, с целью повышения надежности путем передачи управления дублирующим модулям, 45 он содержит буферный регистр адреса, регистр адреса микропрограммы, регистр адреса модуля-дублера, демультиплексор адреса, демультиплексор кода микроопераций, демультиплексор 50 передачи управления, коммутатор передачи адреса, коммутатор передачи управляющей информации, триггер инициализации отказа, два триггера отказа, два сумматора по модулю два, 55 второй блок элементов ИЛИ, причем выход первого блока памяти соединен с первым входом первого блока эле ментов ИЛИ, выход которого подключен к информационному входу регистра микрокоманд, выход кода микроопераций регистра микрокоманд соединен с информационным входом демультиплексора кода микроопераций, первый выход которого подключен к первому выходу микроопераций модуля и первому входу первого сумматора по модулю два, второй выход демультиплексора кода микроопераций соединен с вторым выходом микроопераций модуля и пер-+вым входом второго сумматора по модулю два, выход логических условий регистра микрокоманд, выход немодифицируемых разрядов адреса регистра микрокоманд и выход мультиплексора логических условий подключены к первым входам первого и второго сумматоров по модулю два, выход контрольного признака четности регистра микрокоманд соединен с вторыми входами первого и второго сумматоров по модулю два, первый вход кода операции модуля подключен к первому входу второго блока элементов ИЛИ, остальные п-1 входов которого (п - число модулей микропрограммного устройства управления) соединены с одноименными входами второй группы входов кода операции модуля, i-й вход (i = = 1, п-1)-й группы вторых входов кода операции модуля подключен к входу установки триггера инициализации отказа, единичный выход которого соединен с инверсным входом элемента И, инверсными входами первого и второго блоков элементов И, управляющими входами демультиплексора адреса и демультиплексора кода микроопераций, выход второго блока эле- : ментов ИЛИ подключен к второму входу первого элемента ИЛИ, второму информа ционному входу коммутатора адреса и прямому входу второго блока элементов И, выход которого соединен с информационным входом регистра адреса микропрограммы, выход регистра адреса микропрограммы подключен к первому информационному входу коммутатора передачи управляющей информации, выход которого соединен с информационным входом демультиплексора передачи управления, η -1 выходов которого являются информационными выходами модуля, выход немодифицируемых разрядов адреса регистра микрокоманд и выход мультиплексора логических уело

   1 2 вий подключены к второму информационному входу коммутатора передачи управляющей информации, единичный выход триггера пуска соединен с пря’мым управляющим входом коммутатора s адреса, выход регистра адреса подключен к информационному входу демультиплексора адреса, первый выход которого соединен с входом буферного регистра адреса, выход буфер- Ю ного регистра адреса подключен к прямому входу первого блока элементов И, выход которого соединен с третьим входом первого сумматора по модулю два, выход первого сумматора по 15 'модулю два подключен к информационному входу первого триггера отказа, единичный выход которого соединен с информационным входом демультиплексора передачи управления, пря- 20 мыми и инверсными управляющими входами коммутатора передачи адреса и коммутатора передачи управляющей информации и первым входом второго элемента ИЛИ, выход которого под- 25 ключей к входу сброса триггера пуска, выход признака конца микропрограммы регистра микрокоманд соединен с информационным входом демультиплексора кода микроопераций, инверсным 30 управляющим входом коммутатора адреса и входом одновибратора, выход •которого подключен к первому входу третьего элемента ИЛИ и прямому входу элемента И, выход элемента И соединен с вторым входом второго элемента ИЛИ, первый выход генератора тактовых импульсов подключен к синхровходу регистра адреса микропрограммы и синхровходам первого и второго триггеров отказа, единичный выход второго триггера отказа соединен с выходом признака отказа модуля и вторым входом третьего элемента ИЛИ, выход которого подключен к входу сброса триггера инициализации отказа, выход второго сумматора по модулю два соединен с информационным входом второго триггера отказа, второй выход демультиплексора адреса подключен к третьему входу второго сумматора по модулю два и адресному входу второго блока памяти, выход которого соединен с вторым входом первого &юка элементов ИЛИ, выход контрольного признака четности регистра адреса подключен к четвертым входам первого и второго сумматоров по модулю два, информационный вход модуля соединен с входом регистра адреса модуля-дублера, выход которого подключен к первому информационному входу коммутатора передачи адреса, второй информационный вход которого соединен с выходом кода логических условий регистра микрокоманд, а выход коммутатора передачи адреса подключен к управляющему входу демультиплексора передачи управления.

   !273926 фуе. 1 фиг. 2