SU1310818A1 - Микропрограммное устройство управлени - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  построени  реконфигурируемых управл ющих и вычислительных систем с использованием ffloжecтвa однотипных микропрограммных устройств управлени . Целью изобретени   вл етс  повышение на дежностй функционировани  устройства за счет устранени  вли ни  сбоев на его работу и блокировки выдачи искаженной микрокоманды в операцион;Ное устройство. Устройство позвол ет: вьшолнить такт, в котором зафиксиро-; вана ошибка. Если это был сбой, устройство продолжает работу, если же произошел отказ - устройство прекращает функционирование, При искажении операционного кода блок анализа формирует сигнал, запрещающий выдачу микрокоманды в операционное устрой- ство. (Л эо 30

Description

1 I3

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении ре- конфигурируемых управл ющих и вычислительных систем с использованием множества однотипных микропрограммных устройств управлени .

Цель изобретени  - повышение надежности за счет устранени  вли ни  сбоев на работу и блокировки выдачи искаженной микрокоманды в операционное устройство Г

На фиг.1 представлена функциональна  схема микропрограммного устройства управлени ; на фиг. 2 - функцио нальна  схема узла контрол  на четность; на фиг.З - функциональна  схема блока анализа.

Микропрограммное устройство управлени  (фиг.)) содержит блок 1 пам ти регистра 2 адреса, регистр 2 микрокоманд с пол ми; 3.1 - кода логических условий; 3.2 - модифицируемого разр да адреса; 3.3 - немодифицируемых разр дов адреса;3.4 - кода микроопераций; 3.5 - признака команды; 3.6 - контрольного признака четности регистра 4 команд, блок 5 контрол  на четностьJ блок 6 анализа, дешифратор 7, мультиплексор 8 логи- ческих условий, коммутатор 9 адреса, блок коммутаторов 10,1 - 10.(п-1) , четвертый элемент ИЛИ 11, вторую группу 12 элементов И, преобразователь 13 кода отказа в код номера модул , триггер 14 пуска, триггеры 15,1 - 15,п отказов, генератор 16 тактовых импульсов, первую группу 17 элементов И, блок 18 элементов ИЛИ, первый элемент ИЛИ 19, третий элемент ИЛИ 20, второй элемент ИЛИ 21, одно- вибратор 22, третью группу 23 элементов И, входы 24 кода операции, входы 25,1-1-25,(п-1) адреса, вход 26 логических условий, вход 27 пуска управл ющие 28 и информационные 29,1 29,(п-1) выходы устройства.

Блок 5 контрол  на четность (фиг,2) содержит первый 30 и второй 31 блоки элементов суммы по модулю два, элемент 32 суммы по модулю два.

Блок анализа 6 (фиг,3) содержит триггер 33 ошибки в операционной информации , триггер 34 ошибки в адрес- ной информации, элемент 35 задержки, элемент И 36,

Блок 1 пам ти предназначен дл  хранени  микропрограмм управлени ,

а также кодов передачи управлени  аналогичным модул м, регистр 2 адреса - дл  задани  адреса запоминаюше- го блока 1 при считывании из него информации, регистр 3 микрокоманд - дл  хранени  считанных микрокоманд, регистр 4 команд - дп  Хранени  кода операций, необходимого дл  перекоммутации адреса передачи управлени  при возникновении отказа соответствующего модул , блок 5 контрол  на четкость - дл  обнаружени  ошибки в адресном и операционном коде, блок 6 анализа - дп  определени  места ошибки и повторного выполнени  такта работы устройства, в котором была зафиксирована ошибка, дешифратор 7 - дл  определени  номера модул , которому необходимо передать управление, мультиплексор 8 логических условий - дл  формировани  значени  модифицируемого разр да адреса очередной микрокоманды .

Коммутатор 9 адреса предназначен дл  коммутации адреса очередной микрокоманды . При наличии признака конца команды на выходе 3,5 регистра 3 микрокоманд очередной, адрес микрокоманды коммутируетс  с входа 24 кода операции. При отсутствии признака конца команды адрес очередной микрокоманды коммутируетс  в зависимости от хода выполнени  микропрограммы. При наличии сигнала блокировки на одном из выходов блока 6 анализа коммутаци  адреса очередной микрокоманды не производитс .

Блок коммутаторов 10,1-10,(п-) определ ет прохождение адреса передачи управлени  в соответствующий модуль,

Элемент ИЛИ 11 предназначен дл  формировани  управл ющего сигнала, запрещающего коммутацию адреса, на основании наличи  признака конца команды на выходе 3,5 регистра 3 микрокоманд и сигнала блокировки адреса на одном из выходов блока 6 анализа . Группа 12 элементов И предназначена дл  блокировки приема операционной информации, считанной по искаженному адресу из блока 1 пам ти , при наличии сигнала блокировки микрокоманды на одном из выходов блока 6 анализа.

Преобразователь 13 кода отказа в код номера модул  предназначен дл  перекоммутации передачи адреса управ31

лени  в блоках коммутаторов 10.1- lO.(n-l) при по влении отказа в соответствующем модуле системы в зависимости от выполн емого кода операции , поступающего с выхода регистра 4 команд.

Триггер 14 пуска предназначен дл  запуска генератора 16, включение которого происходит по сигналу пуска с входа 27 или при поступлении адреса с входов 25.1-25.(п-1) с аналогичных модулей.

Триггеры 15.1-15.П отказов предназначены дл  хранени  признаков отказов соответствующих модулей системы , поступающих с одного из выходов блока 6 анализа, генератор 16 - дл  синхронизации работы устройства.

Группа элементов И 17 предназначена дл  передачи в преобразователь 13 кода признака отказа того модул , на который необходимо передать адрес управлени .

Блок элементов ИЛИ 18 предназначен дл  сборки кода операции с входа 24 устройства и кодов адресов с входов 25.1-15.(п-1) с последующей передачей через коммутатор 9 на регистр 2 адреса.

Элемент ИЛИ 19 предназначен дл  сборки сигналов на начало работы модул  , элемент ИЛИ 20 - дл  формировани  сигнала на разрешение передачи адреса тому модулю, который опреде- лен преобразователем 13 кода. Элемент ИЛИ 21 предназначен дл  сборки сигналов на прекращение работы устройством .

Одновибратор 22 предназначен дл  формировани  импульса по окончании микропрограммы, что характеризуетс  по влением признака конца команды на выходе регистра 3 микрокоманд.

Группа элементов И 23 предназначена дл  блокировки выдачи искаженной микрокоманды при наличии на одном из выходов блока 6 анализа сигнала блокировки.

Микропрограммное устройство управлени  функционирует следующим образом ,

В исходном состо нии регистры наход тс  в нулевом состо нии.

Начало работы устройства определ етс  поступлением на вход 27 устройства сигнала пуска. Данный сигнал через элемент ИЛИ 19 поступает на . S-вход триггера 14 пуска и устанавли184

вает его в единичное состо ние. Сигнал с пр мого выхода триггера 14 разрешает прохождение с входа 24 кода операции через блок 18 элементов ИЛИ и коммутатор 9 адреса на регистр 2 адреса по концу первого тактового импульса, поступающего с генератора 16 тактовых импульсов. Код операции определ ет начальный адрес микропрограммы . По второму тактовому импульсу с выхода генератора 16 из блока 1 пам ти по адресу, содержащемус  в регистре 2 адреса, через группу элементов И, 12 происходит считывание операционной информации в регистр 3 микрокоманд .

При отсутствии на одном из выходов блока 6 анализа сигнала блокировки адреса, указьшающего, что искажена операционна  информаци , с регистра 3 микрокоманд на выход 28 через группу элементов И 23 выдаетс  перва  микрокоманда на управление, например , операционным устройством.

На выходе 3.5 регистра 3 признак конца команды, сигнал логического нул  поступает через элемент ИЛИ 11 на управл ющий вход коммутатора 9 адреса и разрешает запись адреса очеред

ной микрокоманды в зависимости от

информации, наход щейс  в поле 3.1 кода логических условий, в поле 3.2 модифицируемого разр да адреса и в поле 3.3 немодифицируемых разр дов

адреса. Если микрокоманда  вл етс  микрокомандой линейной последовательности , то код адреса определ етс  кодом немодифицируемых разр дов адреса с выхода 3.3 и модифицируемым

разр дом адреса с выхода 3.2 регистра 3. В этом случае модифицируемый разр д адреса при нулевом коде логических условий с выхода 3.1 регистра 3 через мультиплексор 8 проходит без

изменени .

Если микрокоманда  вл етс  микроомандой ветвлени , то адрес очередной микрокоманды определ етс  по

сто нной частью кода адреса (немодифицируемой частью) и переменной частью (модифицируемьм разр дом ад- реса). Если провер емое логическое условие выполнено, то модифицируе- ма  часть кода адреса имеет единичное значение и сформированный таким образом адрес очередной микрокоманды через коммутатор 9 адреса поступает на регистр 2 адреса по такте5 .1

вому импульсу с выхода генератора 16. Импульс с выхода генератора 16 поступает на управл ющий вход первого триггера 15,1 отказа и если он находитс  в единичном состо нии (что свидетельствует о том, что в устройстве произошел отказ), то информаци  об этом передаетс  на выходы 29,-29,(п-1) аналогичным модулем , где учитываетс  при передаче управлени .

По мере выдачи информации микропрограммным устройством управлени  происходит ее контроль в блоке 5 на четность. При этом происходит контроль как адресной, так и операционной информации и при искажении одного из кодов блок 5 контрол  на четность формирует сигнал ошибки х, и сигналы, указывающие, какой из кодов , операционный (х) или адресный (Xj,) , искажен. Эти сигналы поступают на блок 6 анализа, сигналы, ука- зываюиие, что искажен операционньй код либо адресный код, поступают на S-вход соответствующего триггера 33 ошибки либо 34, поступивший сигнал устан шливает триггер в единичное состо ние. Если искажена оператдион- на  информаци  на инверсном выходе триггера 33 ошибки, формируетс  сигнал блокировки адреса, запрещающий прием очередного адреса в регистр 2 и вьщачу искаженной микрокоманды на уравл ющий выход 28. Этот сигнал поступает через элемент ИЛИ 11 на управл ющий вход коммутатора 9 адреса и блокирует прием адреса, сформированного на основе искаженной операционной информации, Одновременно этот сигнал поступает на группу элементов И 23, запреща  выдачу искаженной микрокоманды.

Если произошло искажение адресной информации, на инверсном выходе триггера 34 ошибки устанавливаетс  нулевой уровень сигнала блокировки микрокоманды , этот сигнал поступает на группу элементов И 12 и запрещает прием в регистр 3 микрокоманды информации , считанной по искаженному адресу .

Сигнал ошибки с блока 5 контрол 

на четность поступает на элемент 35 задержки блока 6 анализа, длительность задержки которого равна такту работы устройства, и используетс 

8186

дл  формировани  признака отказа в следующем такте работы.

Микропрограммное устройства управлени  повторно выполн ет такт, в ко5 тором была зафик сирована ошибка. Первый и второй тактовый импульсы поступают соответственно на R-вход триггеров 34 и. 33 О1иибки и устанавливают их в нулевое состо ние. Если

0 в этом такте искажение адресной или . операционной информации не произошло на выходе блока 5 контрол  на четность сигналы х, х и х не формируютс  и устройство продолжает свое

15 функционирование. Если в повторно выполн емом такте обнаружено искажение одного из кодов, то как и в предыдущем такте триггер 33 ошибки или 34 устанавливаетс  в единичное сос0 то ние и на выходе элемента И 36 формируетс  признак отказа, который с приходом тактового импульса на управл ющий вход триггера 15,1 отказа перебрасывает данный триггер в еди ничное состо ние. Сигнал, свидетельствующий об отказе устройства, с пр мого выхода триггера 15,1 через элемент ИЛИ 21 поступает на R-вход триггера 14 пуска, и устройство прекра30 щает работу.

Если устройство исправно, то по окончании микропрограммы дл  продолжени  функционировани  системы оно может передать управление аналогично; )5 му модулю системы.

Передача управлени  осуществл етс  следующим образом.

С выхода 3,1 регистра 3 микроко- 0 манд передачи управлени  выдаетс 

код номера модул , которому необхо- димо передать управление. Данный код поступает на вход дешифратора 7. По признаку конца команды с выхода

лс 3,5 регистра микрокоманд возбуждаетс  один из выходов дешифратора 7, соответствующий модулю дл  передачи управлени , и адрес с выходов 3,2 и 3.3 регистра 3 через соответствующий

д коммутатор блока коммутаторов 10,1- 10,(п-1) передаетс  на один из выходов 29,1-29,(п-I) аналогичному устройству . Данным образом устройство функционирует, если соответствующий

ij модуль системы исправен. Если модуль , которому необходимо передать управление, отказал (что определ етс  в указанном модуле аналогично тому, как было рассмотрено ранее),

713

то передача управлени  осуществл етс  в зависимости от выполн емой команды (кода операции, .хранимого в регистре 4 команд) и номера отказавшего модул  системы. Признак отказа i-ro модул  системы с входов 25.1- 25.(п-I) поступает на S-вход триггеров 15.2-15.п соответствующих определенному модулю, Дп  каждого кода операции вместо отказавшего модул  может быть передано управление на другой определенный модуль системы, в котором хранитс  дубль нужной микропрограммы или укороченна  микропрограмма ,

I

Функцию управлени  заменой отказавшего модул  выполн ет преобразователь 13 кода, на входы которого поступает признак того, что модуль, которому необходимо передать управление , отказал, и код операции. По этой информации преобразователь 13 кода определ ет модуль, которому необходимо передать управление вместо ,отказавшего. На одном из выходов преобразовател  13 кода по вл етс  сигнал, определ ющий тот номер модул , которому необходимо передать управление вместо отказавшего. Этот сигнал поступает на соответствующий коммутатор 10,1-10,(п-1) и по признаку конца команды адрес передаетс  на один из выходов устройства.

После прихода от другого модул  системы по одному из входов 25.1- 15,(п-1) адреса, с которого необходимо начать работу (выдачу микрокоманд ) , он через блок 18 элементов ИЛИ поступает на информационный вход коммутатора 9 адреса и на элемент ИЛИ 19, На выходе элемента ИЛИ 19 по вл етс  сигнал, который перебрасывает триггер 14 пуска в единичное состо ние и тем самым запускает генератор 16 тактовых импульсов. Первым тактовым импульсом с входа генер ато- ра 16 информаци  через коммутатор 9 адреса заноситс  в регистр 2, По этому адресу происходит считывание информации из запоминающего блока 1, Далее устройство работает аналогично рассмотренному ранее.

Claims (1)

1. Формула изобретени 

   Микропрограммное устройство управлени , содержащее блок пам ти, регистр адреса, регистр микрокоманд.

   с 10 t5

   0

   25

   30

   «

   5

   5

   0

   5

   регистр команд, блок контрол  на четность , дешифратор, мультиплексор логических условий, коммутатор адреса, блок коммутаторов, преобразователь кода отказа в код номера модул , триггер пуска, группу триггеров отказов , генератор тактовых импульсов, первую группу элементов И, блок элементов ШШ, . первый элемент ИЛИ, второй элемент ИЛИ, третий элемент ИЛИ, одновибратор, причем выход коммутатора адреса соединен с информационным входом регистра адреса,выход по- л  адреса которого соединен с адресным входом блока пам ти, выход пол  кода логических условий регистра микрокоманд соединен с управл юошм входо г мультиплексора логических условий и входом дешифратора, выход пол  модифицируемого разр да адреса регистра микрокоманд соединен с вым информационным входом мультиплексора логических условий, выходы пол  немодифицируемь1х разр дов адреса регистра микрокоманд соединены с первым информационным входом коммутатора адреса и группой информационных входов блока коммутаторов, выходы дешифратора соединены с первой группой управл ющих входов блока коммутаторов и с первыми входами элементов И первой группы, выходы блока коммутаторов  вл ютс  информационными выходами устройства, выход мультиплексора логических условий соединен - с входом модифицируемого разр да адреса первого информационного входа коммутатора адреса и входом немодифИ цируемого разр да адреса группы информационных входов блока коммутаторов , выход пол  кода логических условий , выходы пол  немодифицируемых разр дов адреса и выход пол  микроопераций регистра микрокоманд соединены с первым входом блока контрол  на четность, выход пол  контрольного признака четности регистра микрокоманд соединен с вторым входом блока контрол  на четность, выход пол  адреса регистра адреса соединен с третьим входом блока контрол  на четность , выход пол  контрольного признака четности регистра адреса соединен с четвертым входом блока на четность, вход кода операции устройства соединен с информационным входом регистра команд и входом блока элементов ИЛИ, входы адреса уст9 .13

   ройства соединены с группой входов / блока элементов ИЛИ, выход которого соединен с вторым информационным входом коммутатора адреса, вход пуска устройства соединен с входом первого элемента ИГГИ, выход блока элементов ИЛИ соединен с группой входов первого элемента ИЛИ, выход которого соединен с S-входом триггера пуска, пр мой и инверсный выходы триггера пуска соединены соответственно с первым и вторым входами генератора тактовых импульсов , выход которого соединен с входами синхронизации регистра адреса, регистра команд, регистра микрокоманд , первого триггера отказа группы пр мой выход триггера пуска соединен с первым управл ющим входом коммутатора адреса, вход логических условий устройства соединен с вторым информационным входом мультиплексора логических условий, пр мой выход первого триггера отказа группы соединен с выходом отказа устройства и пер- вым входом второго элемента ИЛИ, выход которого соединен с R-входом триггера пуска, входы отказа устройства соединены с S-входами соответствующих триггеров отказа группы, начина  с второго, пр мые выходы которых соединены с вторыми входами соответствующих элементов И первой группы, выходы элементов И первой группы соединены с первой группой входов преобразовател  кода отказа в код номера модул , выходы регистра команд соединены с второй группой входов.преобразовател  кода отказа в код номера модул , выходы которого соединены с второй группой управл ющих входов блока коммутаторов и входами третьего элемента ИЛИ, выход которого соединен с третьей группой управл ющих входов блока коммутато- ров, выход пол  признака конца команды регистра микрокоманд соединен с четвертой группой управл ющих входов блока коммутаторов, разрешающим входом дешифратора и входом одновиб- ратора, выход которого соединен с вторым входом второго элемента ИЛИ, отличающеес  тем, что, с целью повышени  надежности за счет устранени  вли ни  сбоев на работу и блокировки выдачи искаженной микрокоманды в операционное устройство, в устройство введены блок анализа,

   1810

   втора  группа элементов И, треть  группа элементов И, четвертый элемент ИЛИ, причем выход ошибки блока контрол  на четность соединен с первым входом блока анализа, выход ошибки в операционном коде блока контрол  на четность соединен с вторым входом блока анализа, выход ошибки в адресном коде блока контрол  на четность соединен с третьим входом блока анализа, четвертый вход блока анализа соединен с выходом генерато ра тактовых импульсов, выход признака отказа блока анализа соединен с D-ВХОДОМ первого триггера отказа . группы, выход блокировки микрокоманды блока анализа соединен с первыми входами элементов И второй группы, выходы блока пам ти соединены с вторыми входами элементов И второй группы , выходы элементов И которой соединены с информационными входами регистра микрокоманд, выход блокировки адреса блока анализа соединен с первыми входами элементов И третьей группы, выходы пол  микроопераций регистра микрокоманд соединены с вторыми входами элементов И третьей группы, выходы элементов И которой образуют управл ющий выход устройства , выход блокировки адреса блока анализа соединен с пр мым входом четвертого элемента ИЛИ, выход пол  конца команды регистра микрокоманд соединен с входом последнего элемента . И третьей группы с инверсным входом четвертого элемента ИЛИ, выход которого соединен с вторым управл ющим входом коммутатора адреса, причем блок анализа содержит триггер ошибки в операционной информации, триггер ошибки в адресной информации элемент задержки и элемент И блока, анализа, выход которого  вл етс  выходом признака отказа блока анализа , первый вход блока анализа подключен к первому входу элемента И блока анализа и через элемент задержки к второму входу элемента И блока анализа, второй вход блока анализа подключен к S-входу триггера ошибки в операционной информации инверсный выход которого  вл етс  выходом блокировки адреса блока анализа, третий вход блока анализа подключен к S-ВХОДУ триггера ошибки в адресной информадии, инверсный выход которого  вл етс  выходом блокировки микрокоманды анализа, четвертый вход блока анализа подключен к R-входам.

   13I08I8

   триггеров ошибок в операционной информации ив адресной информации.

   Л/г