SU1015383A1 - Микропрограммное устройство управлени - Google Patents

Description

ныи выход которого соединен с входом второго элемента И, выход третьего элемента И соединен с единичным входом второго триггера и входом первого элемента задержки, втора  группа информационных входов .устройства соединена с.входами соответствующих элементов ИЛИ второй груп пы и с соответствукйцими входами третьего элемента ИЛИ, выход которого соединен с вторым входом второго эл мента И, выход второго элемента И соединен с входом первого одновибратора и с входом синхронизации первого регистра, выход которого соединен с первым входоМ .блока сравнени , выход первого одновибратора соединен с управл ющими входом блока сравнени  и через второй элемент задержки с первыми входами третьего и четвертого элементов И, выход которого соединен с первым входом первого элемента ИЛИ и  вл етс  первым управл ющим выходом устройства, выход регистра адреса возврата соединен с . вторым входом блока сравнени , выход которого соединен с вторыми входами третьего и четвертого элементов И, выход регистра адреса соединен с информационным входом блока модификации адреса и первым информационным входом коммутатора, выход которого соединен с вторыми входами соответтвующих элементов И К групп, выходы регистра передачи управлени  соединены с соответствующими входами чеТ вертого элемента ИЛИ, выход которого соединен с вторым входом первого элемента ИЛИ, через второй одновибратор - с вервын управл ющим входом коммутатора, через третий элементзадержки - с вторым управл ющим и с инверсным входами коммутатора, и через четвертый элемент задержки - с нулевым входом регистра адреса передачи управлени , третий информационный вход устройства соединен с входом первого шифратора и с третьим входом первого элемента ИЛИ, выход дешифратора соединен с входами второго Ш1 ратора, выходы которого соединены с вторым информационным входом коммутатора,

2. Устройство по п. 1, о т л и ч аю щ е е с   тем, что блок модифика- . ции адреса содержит группу элементов И, группу сумматоров по модулю два, причем, входы кода немодифицируёмой части, адреса первой группы входов блока соединены с соответствующими выходами группы выхрдов блока, входы кода модифицируемой части ад раса соединены с входами первой группь1 входов группы сумматоров по модуле два, выходы котррых соединены с выходами модифицируемой масти адреса группы выходов блока, входы .модифицируемой части адреса соединены с первыми входами элементов И группы, выходы которых соединены с вторыми входами сумматоров по модулю два группы, входы кодрё провер емых условий соединены с В1ТОРЫМИ входами Элементов И группы.

3 Устройство по п. 1, о т л и ч а ю щ е е с   тем, что блок сравнени  соде|эжит , вторую третью и четвертую элементов.И, первую и вторую группы сумматоров по модулю , элемент ИЛИ, первой и второй дешифраторы , шифратор,примем входы первой группы ийформа.ционных входов .блока соединены с входами первого дешифратора и с первыми входами элементов И первой и второй группу выходы которых соединены с первыми входами соответствующих сумматоров по модулю два первой и второй групп соотвётст венно , выходы сумматоров по модулю два первой и второй групп соединены с группами входов элемента ИЛИ, выход которого  вл етс  выходом блока, выход первого дешифратора соединен с BtopibiMM входами элементов И первой и второй групп и с первыми входами элементов И третьей и четвертой групп, управл ющий вход блока соединен с третьи1 и входами элементов И первой и второй групп и с вторыми входами элементов И третьей и четвертой групп, втора  группа информационных входов блока соединена с входами BTOj3oro дешифратора и с третьими входами элементов И третьей группы, I выходы которых соединены с вторыми входами сумматоров по модулю два второй группы, выходы дешифратора соединены с входами шифратора, каждый выход которого соединен с третьим входом соответствую«вего элемента И четвертой группы, выходы элементов И четвертой группы соединены с вторыми входами сумматоров по модулю два первой группы. Изобретение относитс  к автоматике и вычислительнойтехнике и может быть использовано при проектировании цифровых вычислительных машин и систем с микропрограммным упрёвлением с высокой достоверностью функционировани . Известно устройство микропрограммного управлени , содержащее арифметический блок, блоки пам ти адресных микрокоманд и микроопераций, сче чик микрокоманд 11. Недостатками этого устройства  вл ютс  отсутствие возможности переда чи управлени , с одного микропрограммного устройства управлени  на другое и невозможность наращивани  объема и количества микропрограмм. Наиболее близким к предлагаемому  вл етс  микропрограммное устройство управлени , содержащее регистр ад реса, регистр адреса возврата, регистр адреса передачи управлени , К первых групп элементов И, блок пам ти микрокоманд, первый элемент ИЛИ, генератор тактовых импульсов j дешифратор , первый и второй элементы И, причем группа выходов регистра адреса соединена с группой информационных входов регистра адреса возврата, перва  группа выходов блока пам ти микрокоманд - с первой группой выхо дов устройства, управл ющий вход бло ка пам ти микрокоманд подключен к вы ходу первого элемента И, первый вход которого соединен с выходом генератора тактовых импульсов, первый выход второй группы выходов блока пам  ти микрокоманд соединен с входом син ронизации регистра адреса возврата,, а остальные выходы второй группы выходов - с информационными входами ре гистра адреса передачи управлени , группа выходов которого соединена с входами дешифратора, каждый из.выходов которого подключен к управл ющим входам. К первых групп элементов И .с ответственно, группы выходов кото-., рых соединены с вторыми(K+V) группами выходов устройства соответственно Структура вычислительной системы., в состав которой входит это микропро раммное устройство управлени , состо ит из нескольких идентичных устройст В каждый отдельно вз тый момент времени работает только одно устройство После выполнени  всех микрокомандмикропрограммы этим устройством инициируетс  работа следующего устройства путем передачи его управлени  по фиксированному адресу 23. Существенным недостатком микропрограммных устройств управлени  этой вычислительной системы  вл етс  низка  достоверность функционировани , обусловленна  отсутствием контрол  правильности передачи управлени  с одного устройства на другое. Этот недостаток сужает функциональные возможности микропрограммных устройств управлени  таких вычислительных систем, не позвол ет обнаружить сбой в процессе выполнени  микропрограммы , контролировать правильность перехода от одного стандартного устройства (БИС ) к другому, что . затрудн ет поиск отказавшего элемента, снижает оперативность, обнаружени  и устранени  отказов, а следовательно , эффективность микропрограммного устройства управлени  и вычислительной системы в целом, нивелирует преимущества однородной вычислительной структуры. Цель изобретени  - повышение достоверности функционировани  микропрограммного устройства управлени  при выполнении микропрограмм большого объема. Поставленна  цель достигаетс  тем, что в микропрограммное устройство управлени , содержащее регистр адреса , регистр адреса,передачи управлени , К первых групп элементов И, блок пам ти микрокоманд, первый элемент ИЛИ, дешифратор, первый и второй элементы И и генератор тактовых импульсов , причем группа выходов регистра адреса соединена с группой информационных входов регистра адреса возврата , управл ющий вход блока пам ти микрокоманд соединен с выходом первого элемента И, первый вход которого соединен с выходом генератора Тактовых импульсов, первый выход первой группы выходов блока пам ти микрокоманд соединен с входом синхронизации регистра адресавозврата, а остальные выходы первой группы - с-информационными входами регистра адреса передачи управлени , группа выходов которого соединена с входами дешифратора , каждый из К выходов которого соединен с управл ющими входами соответствующих элементов И К первых групп, группы выходов которых образуют К групп выходов устройства , втора  группа выходов блока пам ти микрокоманд  вл етс  ( К+1}-й группой выходов устройства, введены первый и второй триггеры, блок сравнени , первый регистр, третий и четвертый элемент И, второй, , третий и четвертый элементы ИЛИ, перва  и втора  группы элементов ИЛИ первый, второй, третий и четвертый элементы задержки, втора  группа эле ментов И, первый и второй одновибраторы , коммутатор, первый и второй шифраторы, блок модификации адреса, причем выход первбго элемента ИЛИ соединен с единичным входом первого триггера, инверсный выход которого соединен с вторым входом первого эле мента И, выход первого элемента задержки соединен с нулевым входом/вто рого триггера и с первым входом -второго элемента ИШ, выход которого со единен с нулевым входом первого триг- гера, перва  группа информационных входов устройства соединена с соот ветствующими входами второго элемента ИЛИ и,с первыми входами элемен тов ИЛИ первой группы, выходы которой соединены с информационными входами регистра адреса, треть  группа выходов блока пам ти микрокоманд и группа выходов элементов И второй группы соединены cooTBetcTBeHHo с вт рыми и третьими входами элементов ИЛ первой группы, выходы элементов ИЛИ второй группы соединены с информаци .онными входами элементов И второй группы и с группой информационных входов первого регистра, управл ющие входы элементов И второй группы соединены с пр мым выходом второго три гера , инверсный выход которого соеди нен с первым входом второго элемента И, выход третьего элемента И соединен с единичным входом второго триггера и входом первого элемента з держки, втора  группа .информационных Входов устройства соединена с входами соответствующих элементов ИЛИ вто рой группы и с соответствующими вход ми третьего элемента ИЛИ, выход которого соединен с вторым входом втррого элемента И, выход jToporo элеме та И соединен с вхо4о1 л первого одновибратора и с входом синхронизации первого регистра, выход которого соединен с первьм в одом блока сравнени , выход первого одновибратора соединен с управл ющим входом блока сравнени  и. через второй элемент за|Дер хки с первыми входами третьего и четвертого элементов И, выход которого соединен с первым входом первого элемента ИЛИ и  вл етс  первым управл ющим выходом устройства, в.ыход регистра адреса возврата соединен с вторым входом блока сравнени , выход которого соединен с вторыми входами третьего и четвертого элементов И, выход регистра адреса соединен с информационным входом блока модификации адреса и первым информационным входом коммутатора, выход которого соединен с вторыми входами соответствук цих элементов И К групп, выходы регистра передачи управлени  соединены с соответствующими входами .четвертого элемента ИЛИ, выход которого соединен с вторым входом первого элемента ИЛИ, через второй одновибратор - с первым управл ющим входом Коммутатора , через третий элемент задержки - с вторым управл 1ащим и с инверсным входами коммутатора, и через четвертый элемент задержки - с нулевым входом регистра адреса передачи управлени  , третий информационный вход устройства соединен с входом первого шифратора и с третьим входом первого элемента ИЛИ, выход дешифратора соединен с входами второго шифратора, выходы которого соединены с вторым информаццонным входом коммутатора. Блок модификации адреса содержит группу элементов И, Труппу сумматоров по модулю два, причем входы кода немодифицируемой части адреса первой группы входов блока соединены с соответствущими сгыхадами группы выходов блока, вкоды блока модифицируемой части адреса совдине м с входами первой группы входов группы сумматоров по модулю два, выходы которых соединены с выходами модифи14йруемой части Iадреса fpynnы выходов блока, входы модифицируемой части адреса соединены с первыми входами элементов И группы , выходы которых соединены с вторыми входами сумматоров по модулю два группы, входы кодов провер емых ; условий сое инвйы с вторыми входами элементов И группы. Кроме того, блок сравнени  содержит первую, вторую, третью и четвертую группы элементов И, первую и вторую группы суммато00в по модулю два, элемент ИЛИ, первый и второй дешифраторы, шифратор, причем входы первой группы информационных входов блока соединены с входами первого дериифратора и с первыми входами элементов И первой и второй групп, выходы которых соединены с первыми входами соответствующих сумматоров по модулю два первой и второй групп соответственно, выходы сумматоров по модулю два первой и второй групп соединены с группами входов элемента ИЛИ, выход которого  вл етс  выходом блока, оыход первого дешифратора соединён с вторыми входами элементов И первой и второй групп и с первыми входами элементов И третьей четвертой групп, управл ющий вход блока соединен с третьими входами элементов И первой и второй групп и с вторыми вхбдами элементов И третьей и четвертой групп, втора  группа информационных входов блока соединена с входами второго дешифратора и с третьими входами элементов И третьей группы, выходы которых соединены с вторыми входами сумматоров по модулю два второй групгты, выходы дешифратора соединены с входами шифратора , каждый выход которого соединен с третьим входон соответствующего элемента И четвертой группы, выходы элементов И четвертой группы со единены с вторыми входами сумматоров по модулю два первой группы. Сущность изобретени  состоит в по вышении достоверности функционировани  микропрограммного устройства управлени  путем организации контрол  передачи управлени  по фиксированному адресу от одного микропрограммного устройства управлений к другому. На фиг. 1 приведена функциональна  схема предлагаемого микропрограм много устройства управлени ; на фиг. функциональна  схема блока модификации адреса; на фиг. 3 - функциональна  схема блока :равнени . Устройство (фиг 1) содержит четвертую группу входов 1 устройства, , блок 2 модифика(ии адреса, блок 3 па м ти микрокоманд, третью группу выхо дов блока t, первую группу выходов. 5 устройства, первую группу элементов ИЛИ 6., регистр 7 адреса, вторую группу 8 входов устройства вторую группу элементов И 9f регистр 10 адреса возврата, третий элемент ИЛИ 11 второй шифратор 12, второй триггер 1 тактовый вход регистра 10, первый элемент 15 задержки, третийэлемент И 16, второй элемент И 17i первый одновибратор 18, четвертый элемент 1 задержки, блок 20 сравнени , регистр 21 адреса передачи управлени , дешифратор 22, третий элемент 23 задержки, вторую группу элементов ИЛИ 2, перт вый регистр 25, второй элемент 26 задержки , первый элемент ИЛИ 27, первый триггер 28, первый элемент И 29, коммутатор 30, К первых групп элементов И 31 четвертый элемент И , четвертый элемент ИЛИ 33, второй элемент ИЛИ 3, первую группу входов 35 устройства, второй одновибратор Зб, первый шифратор 37 генератор 38 так- , товых импульсов, третий вход 39 устройства , К вторых групп kQ выходов , устройства,третий выход «I устройства. На фиг. 2 показаны перва  группа 2 входов блока модификации адреса , группа выходов A3 блока модификации адреса, группа сумматоров 4 по моду/то два,, группа элементов И 45, втора  группа k6 входов блока модификации адреса. Устройство (фиг. 3 I содержит также .вторую группу элементов И f7, первую группу сумматоров 8 по модулю два, первую группу входов блока сравнени , элемент ИЛИ 50, выход 51 блока сравнени , первый .дешифратор 52, первую группу элементов И 53, вторую группу сумматоров 5 по модулю два, управл ющий вход 55 блока сравнени , третью группу элементов И 56, четвертую группу элементов И 57, второй дешифратор 58| шифратор 59, вторую группу входов 60 блока сравнени . . Назначение основных функциональных элементов микропрограммноТо устройства управлени  (фиг. 1} состоит в следук цем.. Блок 3 пам ти.микрокоманд предназначен дл  хранени  микрокоманд и их считывани  по-адресу, поступающему с блока 2 модификации адреса. При наличии сигнала на .управл ющем вхр- . де с выхода первого элемента И 29. микрокоманд состоит из п ти полей. Первое поле -. поле кода косвенного адреса очередной микрокоманды, второе - поле кода провер емого логического услови ; третье - поле микроопераций, четвертое - поле кода efai6opa микропрограммного устройства управлени , которому необходимо передать управление; п тое поле - метка управлени  записью информации в регистр 10. Первое и второе пол ,формата микрокоманды при ее считывании поступают через третью группу выходов блока 3 пам ти микрокоманд .на. вторую группу первой группы элементов ИЛИ 6 третье поле через первую группу выходов поступает на группу выходов 5 устройства, четвертое и п тое пол  через вторую группу выходов поступают на информационные входы регистра 21 адреса передачи управлени  и на синхровход регистра 1 О адреса возврата соответственно. Регистр 7 адреса предназначен дл  формировани  адреса очередной микрокоманды ,. Регистр 10 адреса возврата предназначен дл  хранени  кода адреса по след(;1ей выполненной микропрограммным .устройством управлени  микрокоманды а в нерабочем положении устройства дл  хранени  кода номера этого устройства и выдачи этих кодов на nep вую группу входов блока, 20 сравнени  Регистр 21 адреса передачи уоравлени  предназначен дл  хранеми  кода выбора, считываемого из четвертого пол  микрокоманды ( кода номера того микропрограммного устройства управле ни , которому нужно передать управление )и вмдачи его на входы дешиф ратора 22. Дешифратор 22 предназначен дл  фо мировани ПО коду с выхода регистра 21 адреса передачи управлени  дво . йчного позиционного кода номера микропрограммного устройства управлени  к которому следует передать управление , и открыти  этим сигналом по управл ющему входу одной из К первых групп элементов И 31. Шифратор 37 предназначен дл  формировани  по двоичному позиционному коду с выхода дешифратора 22 контрольного кода и выдачи его на первую группу информационных входов коммута тора 30. Коммутатор 30 предназначен дл  ра дельной во времени передачи на L-ю вторую группу выходов kQ микропрогра 1МНОГО устройства управлени  сначала контрольного кода, а затем, с задерж кой на врем  проверки правильности п . редачи контрольного кода в блоке сра нени  микропрограммного устройства у равлени , которому передаетс  управление , кода адреса очередной микрокома нды Элемент ИЛИ 33, одновибратор 36, элемент 26 задержки предназначены дл формировани  управл ющих сигналов об печени  временного разделени  передачи крнтрольнрго кода и адреса очередной микрокоманды через коммутатор 30. Элемент 23 задержки предназначен дл  формировани  сигнала обнулени  регистра 21 после окончани  передачи адреса из данного микропрограммного устройства управлени  в регистр 7 адреса другого микропрограммного устройства управлени . Блок 20 сравнени  предназначен дл  сравнени  при передаче управлени  данному микропрограммному устройству управлени  контрольного кода и кода адреса последней, выполненной данным микропрограммным устройством управлени  j микрокоманды (или кода номера устройства при первом его включении в процессе выполнени  микропрограммы )и выдачи выходного сигнала (в случае их несравнёни  /на элементы И 16 и 32. Группа элементов ИЛИ 6 предназначена дл  записи в регистр 7 адреса koдй микрокоманды или с третьей группы выходов блока 3 пам ти микрокоманд, или с первой группы входов 35 микропрограммного устройства управлени , или с выходов группы элементов И 9. Группа элементов ИЛИ 2 предназначена дл  приема передаваемых на данное микропрограммное устройство управлени  кодов из одного из других устройств и выдачи их на регистр 25 и на группу элементов И 9. Регистр 25 предназначен дл  приема и хранени  контрольного кода и выдачи его на вторую группу входов блока 20 сравнени . Элемент ИЛИ 11 предназначен дл  формировани  сигнала. Идентифицирующего начало передачи адресной информации в данное микропрограммное устройство управлени  из других микропрограммных устройств управлени . Триггер 13 предназначен дл  формировани  управл ющих сигналов, norf действием которых сначала (состо ние триггера 13 нулевое) поступающий на микропрограммное устройство управлени  контрольный код записываетс  в регистр 25 и сравниваетс  в блоке 20 сравнени  с кодом, записанным в регистре 10 адреса возврата, а затем, в случае отсутстви  сигнала на выходе блока сравнени , что соответствует правильному переходу к данному устройству , адрес очередной микрокоманды через -открытую по управл ющему входу 9 , 16 группу элементов И у (состо ние триг гера 13 единичное )-и группу элементов ИЛИ 6 записываетс  в регистр Т адреса. Элемент И 17 предназначен дл  формировани  сигнала запуска одн вибратора 18 и сигнала управл ющего записью контрольного кода в регистр 2 Одньвибратор 18 предназначен дл  формировани  управл ющего сигнала 26 на блок 20 сравнени  И: через элемент задержки 19 на элементы И 16, 32. Элемент И 16 и элемент 15 задержки управл ют установкой 13 сначала. в единичное, а затем в нулевое состо ние . Элемент И 32 предназначен дл  фор мировани  сигнала ошибки, соответствующе го неправильному переходу « дан ному модулю, и выдачи его на третий выход 1 микропрогра1«чного устройства управлени  и элемент ИЛИл 27 - на вход триггера 28. Триггер 28 предназначен дл  формировани  сигнала, запрещающего гюда |Чу тактовых импульсов на микррпрог|раммное устройство,управлени  либо пои ошибочном переходе к нему, либо ПРИ передаче управлени  с него на . другое мйк:ропрограммное устройство управлени  и дл  разрешени  выдачи тактовых импульсов в остальных слу ча х. Элементы ИЛИ 27 .и 3 предназначены дл  формировани  управл ющих сигналов на 5- и R-входы триггера 28 со ответственно. Блок 2 модификации адреса пред- назначен дл  иодификации адреса следующей микрокоманды при проверке логических условий, поступающих на чет вертую группу входов 1 мик ропрограммного устройстве управлени , К вторых выходов ЛО микропрограммного устройства управдеНи  Iпредназначены дл  передачи контрольjHoro кода и адреса перехода из данjHoro микропрограммного устройства.уп равлени  в одно из остальных микропрограммных устройств управлени . - . Группа входов 35 предназначена дл  приема на микропрограммное уст ройство управлени  кода операции и выдачи его на регистр 7 адреса и на элемент ИЛИ З. Группа вхбдов 8 предназначена дл  приема контрольных кодов и адресу передачи управлени  в данное микро-программное устройство управлени  из 3 одного из других микропрограммных устройство управлени . Группа выходов 5 предназначена дл  выдачи формируемых микропрограммным устройством управлени  микрокоманд на другие устройства вычислительной системы (АСУ, ОЗУ, периферийные устройства и т.д. К Р1ифратор 12 предназначен дл  установки в р егистре tO адреса возврата кода номера микропрограммного устрой-i ства управлени  при поступлении сиг- . на/1а на его вход. . Назначение основных функциональных элементов блока 2 модификаиии адреса (Фиг. 2 ) состоит в следующем. Группа элементовИ kS предназначена дл  формировани  результатов поовеоки логического услови  по значени м логических сигна/юв, поступающих на группу аходов блока Л6 и значени м разр дов второго пол  считанной адресной мик|Х)команды, поступа1М1(ей на первую группу А2 входов блока модификации адреса. Группа сумматоров Цk по модулю два предназначена дл  формировани  по сигналам с группы элементов И Л5 и по коду модифицируемой части адреса очередной микрокоманды, к которой передаетс  управление после проверки логических условий в точке ветвлени  микропрограммы. Блок 2 модификации адреса функционирует следующим образом. , На первую группу входов поступает адрес-очередной микрокоманды (А А АЗ Ь где Aij - поле посто нной части адреса; . А У поле кода модифицкруемой части адреса; . поле кода провер емого логического услови  в точках ветвлени . Блок функционирует в зависимости ;оде  кимого пол  двух режимах в поле АЗ отсутствует информаци  ( заИисан нулевой код )- первый режим; в поле АЗ записана информаци  (записан код, отличный от нул  I - второй режим. Первый режим соответствует работе микрсэтрограммного устройства управлен| 1Я на Линейных участках микропрограммы , а второй режим - в точках ветвлени микропрог оаммы, В первом режиме работы независимо tor значений,сигналов и логических ус10 ловий, поступающих на группу k6 входов блока, сигналы на выходах группы элементов И S отсутствуют. При этом на группе выходов 3 по вл етс  код А непосредственно с ne вой группы 2. входов, а код АО - с выходов группы сумматоров по моду 1лю„два. Так как на вторые входы груп пы суммаTODOB ( fro модулю два с вых дов гоуппы элементов И поступает нулевой код, то код А2 пооходитс вхо ,дов группы cvMMiaTepoB по модулю два на выходы без изменений. Во ВТОРОМ оежиме работы блок 2 функционирует следующим обоазом. Код А проходит с первой труппы 2 входов нагруппу выходов без изменений. Код А« поступает на. первую группу входов группы сумматорой по модулю два. Код АЗ (нулевой ) поступает на пер вую группу входов группы элементов И its, на вторую группу входов ко торой с группы входов блока Лосту пают сигналы логических услоёий Х/, Выходые сигналы руппы элементов И kS {А Х JI 1,К , где Кчисло разр дов провер емых логических условий, поступают на вторую гру пу входов группы сумматоров W по модулю два, котора  на своих выходах формирует .модифицированный код А модифицируемой масти адреса очередной микрокоманды и выдает его на выходы модифицируемой части адреса группы выходов 3 2 модификации адреса. Назначение основных функциональных элементов блока 20 сравнени  фиг. 3,) состоит в следующем. Дешифратор 52 предназначен дл  формировани  выходного сигнала при поступлении на первую группу входов 9 кода номера микропрограммного устройства управлени . Этот случай соответствует состо нию микропрограммного устройства управлени , когда оно еще не сформировало ни одной микрокоманды в процессе выполнени  микропрограммы. Лерва  53 (втора  7 ) группа элементов И предназначена дл  передами кода, поступающего на первую группу входов Э при наличии сигнала на управл ющем входе 55 блока 20 сравнени  и при отсутствии (наличии ) сигнала на выходе дешифратора 52 на пер вую 1 вторую группу входов второй 5 (первой tS) группы сумматоров по мр дулю два. 312 Группа элементов И 56 предназначена дл  передачи кода, поступающего на вторую группу входов 60 блока 20 сравнени  при наличии сигнала на управл ющем входе 55 и отсутствии сигнала на выходе дешифратора 52, на вторую группу входов группы сумматоров 5А по модулю два. - Группа элементов И 57 предназначена дл  передачи кода с выходов шифратора 59 на первую группу входов групы сумматоров А8 по модулю два при наличии сигналов на управл ющем вхое 55 и выходе дешифратора 52. Перва  и втора  5 группы сумматоров по МОДУЛЮ два предназначены дл  сложени  по модулю два кодов, поступающих на первую и вторую гоуппы входов , и оезупьтатов сложени  через элемент ИЛИ 50 на выход 51 блока . 20 сравнени . Кодопреобразовательj состо щий.из последовательно соединенных дешифратора 58 и uit«i)paTopa 59, предназначен дл  формировани  по контрольному коду приход щему из другого микропрограммного устройства управлени , при передаче управлени  в данное микропрограммное устройство управлени , кода номера данного устройства и выдачи его на группу элементов И 57. Так как число устройств вычислительной системы - конечна  величина, и число возможных переходов между ними в процессе выполнени  микропрограммы , заданной кодом операции - величина конечна  и при допущении, что при выполнении микропрограммы в данное микропрограммное устройство управлени  возможна передача управлени  только из одного микропрограммного устройства управлени  и переход ИЗ данного микропрограммного устройства управлени  в одно другое, то можно построить взаимно однозначное соответствие между кодом номера микг ропрограммного устройства управлени  и контрольными кодами, поступающими из других микропрограммных устройств управлени  к данному микропрограммному устройству управлени  в процессе выполнени  микропрограммы. Это взаимно однозначное соответствие реализуетс  кодопреобразователем, состо щим из последовательно соединенных дешифратора 58 и шифратора 53. Блок 20 сравнени  функционирует следующим образом. На первую группу входов kS из регистра 1 О адреса возврата поступает код номера устройства микро программное устройство управлени  еще не формировало,микрокоманд |, либо код адреса последней, выполненной микропрограммным устройством управлени  микрокоманды. При передаче управлени  в данное микропрограммное устройство управлеНИН из другого микропрограммного уст ройства управлени  на втравл ющем вх де 55 по вл етс  управл ощий сигнал и на группе входов 60 - контрольный код. Если данное микропрограммное yc ройство упраблени  включаетс  в формирование микрокоманд первый раз е т чение выполнени  микропрограммы (в регистре 10 адреса возврата записан код его номера), то на выходе дешифратора 52 формируетс  выходной сигнал. При этом по управл ющим входам ; oтkp|Ывaютc  группы элементов И kj 57. При этой на первую группу входов группы сумматоров 8 по модулю два через группу элементов И 7 поступает код номера устройства, а на 1бтб рую Группу входов через группу элементов И 57 поступает код с выходов шифратора 9. Если эти коды равны (что соответствует правильной передаче управлени на данное микропрог{1 мМное устройство управлени  ), то сигнал на выходе группы сумматоров iS по модулю два,а следовательно, и на выхйда ; блока 2Q сравнени  отсутствует , . В случае их нёсравнени  (что соответствует неправильной передаче уп равлени  на выходах группы сумматороё Л8 по модулю Два ) по вл етс  ненулевой код и э юменто« ЛШ 50 на выход 51 блока 20 сравнени  Формируетс  сигнал ошибки. Если данное М1« |хэпрогра(«««ное устройство управлени  ак/ючаетс  в формирование операционных микрокоманд второй t-и раз, то в регистре 10 адреса возврата хранитс  код адреса последней микроксзмёнды, сформирован ной. процессе выполнени  микрог программы. При этом дешк ратор 52 не настроен на этот код и на его выходе сигнал отсутствует.При поступлении сигнала на управл ющий вход 55 и контрольного кода на группу входов бб, втора  7 и четверта  57 группы элементов и закрыты, а перва  53.и треть  56 группы элементов И открыты по управл ющим входём. При этом контрольный код через вторую группу входов 60, группу элементов И 56 поступает на вторые входы группы сумматоров 5 по модулю два, на первые входы которой с выходов группы элементов И 53 пает код адреса последней микрокоманды , исполненный устройством. Если эти коды равны, что соответствует правильной передаче управлени , то на выходе группы сумматоров 5 пЬ . . модут два и на выходе 51 блока 20 сравнени  сигнал отсутствует. В проивном выходе 51 блока 20 сравнени  формируетс  сигнал, идентифицирующий неправильный переход к данному микропрограммному устройству управлени . Предлагаемое микропрограммное устройство управлени  функционирует в ; трех режимах. Режим формировани  . микрокоманд микпропрограммным устройством управлени  без передачи управлени  к другому мик ропрограммному устройству управлени . Режим передами управлени  другоку микропрограммному устройству управлени .. Режим приема управлени  из другого микропрограммного устройства управлени . Функционирование в первом режиме. Сигналом начальной установки (не показан ) все элементы пам ти Микропрограммного устройства управлени  устанавливаютс  в нулевое состо ние. Сигналом с-входа 39 триггер 28 устанавливаетс  в единичное состо ние ,, а в регистр. 10 через шифратор 12 записываетс  код номера данного микропрограммного уст136йства упг равлени  Код операции поступает через группу входов 35 микропрограммного устт ройства управлени  и группу Элементов ИЛИ 6 в регистр 7 адреса и запи- сываетс  в нем. Одновременно код адреса поступает через элемент ИЛИ 3 Haft-вход триггера 28 и устанавливает его а нулевое состо ние. При этом, тактовый иш1ульс с выхода.генератора 38 через элементы И 29 поступает на управл кхций вход блока 3 пам ти . микрокома и по адресу, поступающему на его адресные входы с выходов блока 2 модификации адреса, считыва-,. ет из него микрокоманды. При этом поле микроопераций считанной микрокоманды через первую группу выходов блока пам ти микрокоманд поступает на группу выходов 5 микропрограммного устройства управлени . Поле косвен ного адреса очередной микрокоманды и поле кода провер емого логического услови  с третьей группы выходов блока 3 пам ти микрокоманд через группу элементов ИЛИ 6 записываетс  в регистр 7 адреса, формиру  немодифицированный адрес очередной микрокоманды . При этом регистр 10 адреса возвра- ts с та открыт по синхровходу и в него записываетс  адрес с выхода регистра 7 адреса. Адрес с регистра 7 адреса поступает на блок модификации 2 адреса и с его выходов - на адресные входы блока 3 пам ти микрокоманд. Очередным тактовым импульсом . считываетс  следующа  микрокоманда с блока 2 пам ти микрокоманд. Далее микропрограммное устройство управлени  функционирует в этом режиме аналогично. Функционирование микропрограммного устройства управлени  во втором режиме. Если в процессе выполнени  микропрограммы в первом режиме функционировани  при считывании очередной микрокоманды в четве ртом поле ее фор мата по вл етс  ненулевой код, то микропрограммное устройство управлени  переходит в режим передачи управ лени  другому микропрограммному устройству управлени , При этом метка в п том поле микро команды отсутствует, и адрес очередной микрокоманды, записываемый в регистр 7 адреса, в регистр 10 адреса возврата не записываетс . В нем хранитс  адрес последней сформированной микропрограммным устройством управле ни  микрокоманды. Код выбора ненулевой с четверто го пол  формата микрокоманды через вторую группу выходов блока 3 пам ти микрокоманд поступает на регистр 21 адреса передачи управлени  и записываетс  в нем. При этом на выходах де шифратора 22 формируетс  двоичный по зиционный код номера устройства, которому следует передать управление. Этот код открывает по управл ющему входу соответствующую группу элемен10 316 тов и К первых групп элементов И ЗТ и поступает на шифратор 37, где по нему формируетс  контрольны код. Одновременно с этим процессом на выходе элемента ИЛИ 33 формируетс  сигнал, которой переводит триггер 28 в единичное состо ние, блокиру  этим подачу тактовых импульсов на микропрограммное устройство управлени  и запускает одновибратор 36. Имггульс с рыхода одновибратора Зб поступает на вход элемента 26 задержки и открывает по первому управл ющему входу коммутатор 30. При этом контрольный код выходов шифратора 37 через коммутатор 30 и соответствующую группу К первых групп элементов И 31 поступает на соответствующую группу выходов К вторых групп выходов tO. Через врем , необходимое дл  передачи контрольного кода из данного микропрограммного устройства управлени  в другое микропрограммное устройство управлени  и дл  его контрол  в блоке 20 сравнени  последнего, на выходе элемента 26 задержки по вл етс  сигнал, открывающий по третьему управл ющему входу коммутатор 30. При этом код адреса очередной микрокоманды с регистра 7 адреса через коммутатор 30 и соответствующую группу элементов И 31 поступает на соответствующую группу выходов второй группы 0 выходов и через нее - на группу 8 входов микропрограммного устройства управлени , которому передаетс  управление. Через врем , необходимое дл  записи адреса в регистр 7 адреса этого микропрограммного устройства управлени , на выходе элемента 23 задержки по вл етс  сигнал, который обнул ет ,регистр 21 адреса передачи управлени  микропрограммного устройства управлени , с которого передаетс  управление. В этом состо нии микропрограммное :устройство управлени  продолжает иаходи .тьс  до момента передачи на него управлени  из другого микропрограммного устройства управлени  при дальней .шем выполнении микропрограммы. Функционирование микропрограммного устройства управлени  в третьем режи- . Контрольный код с другого микропрограммного устройства управлени  через группу входов 8 поступает на входы элемента ИЛИ 11 и на входы группы элементов ИЛИ 2.

Так как контрольный код отличный от нулевого, то на -выходе элемента ИЛИ 11 формируетс  сигнал, который проходит через элемент И 17 запускает одновибратор 18 и открывает по 5 синхровходу регистр- 25. При этом контрольный код с выходов второй группы элементов или 24 записываетс  в регистр 25.

Сигнал с выхода одновибраторё 18 to поступает на управл  ощий вход блока 20 сравнени  и на элемент 19 задержки.

При этом на блоке 20 сравнени  осуществл етс  срзанениё кода, хран щегос  в регистре 10 адреса воэвра 1$ та и контрольного кода, хран щегос   в регистре 25. При их совпадении сWнал на выходе блока 20 сравнени  отсутствует . Сигнал, задержанный элементом 13 задержки на врем , необхо- О димое дл  выполнени  сравнени  в блоке 20 сравнени ,поступает через э г- i мент И 1 на вход эл ементд 15 задерж-) ки и на S-вход триггера 13, перевод / его в единичное состо ние. 25

При этом код адреса передачи уп- ; равлени  с группы 8 входов минропрограммного устройства управлени  по- . ступает через группу элементов ИЛИ 2, группу элементов И 9 и группу элемен-з тов ИЛИ б на регистр 7 адреса и записываетс  в нем.

Импульс с выхода третьего элемента И 16, задержанный элементом 15 задержки на врем , необходимое дл  ое- 3 гредачи кода адреса из регистра 7 адреса другого микропрограммного устройства управлени  в регистр 7 адреса данного микропрограммного устройства управлени , поступает на R-вход триггера 13 и уст;анавливает его в нулевее состо ние и через второй эле- мент ИЛИ 3 - наК-вход первого триггера 28, устанавлива  его в нулевое состо ние. При этом элемент И 29

открываетс  по второму входу и тактовые импульсы с выхода генератора 28 . тактовых импульсов, через элемент И-2 управл ют процессом формировани  микрокоманд текущей микропрограммы данным микропрограммным устройством управлени .

После выполнени  всех микрокоманд микропрограммы, заданной кодом операции на третий вход 39 всех микропрограммных устройств управлени  fioдаетс  сигнал. Этот сигнал устанавливает Т(1ггеры 28 всех микропрограммных устройств управлени  в единичное состо ние и через шифраторы 12 устанавливает в регистрах 10 адреса возврата коды но14е.ров микропрограммных устройств управлени , в которых они нахо д тс .

Далее в микропрограммное устройство управлени  поступает следлжнций код операции и оно функционирует анатгично .

При по влении на выходе блсжа 20 сравнени  сигнала, сигнал на вшсоде третьего элемента И 16 отсутствует, а на выходе четвертого элемента И 32 по вл етс  сигнал, идент1 ицирующий наличие отказа в работе микропрограммного устройства управлени ,

.Этот сигнал поступает на трет выход 41 микропрограммного устройства управлени  и через элемент ИЛИ 27на S-вход триггера 28 Работа MijiKpoпрограммного устройств)а управлени  прекращаетс  до восстановлени  отказа .

Ifc:пользование предлагаемого устройства Позволит существенно повысить достоверность функционировани  микропрограммных устройств управлени  вычислительных систем, к которьм пред вл{М )Тс  требовани  однородности , гибкости, простоты модернизации, высокой надежности функционировани  и ремонтопригодности,.

(J}U2.Z

Г

49

53

W

«7

«tf

EH

57

59

Claims (3)

1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее регистр адреса, регистр адреса возврата, регистр адреса передачи управления, К первых •групп элементов И, блок памяти микрокоманд, первый элемент ИЛИ, дешифратор, первый и второй элементы И игенератор тактовых импульсов, причем группа выходов регистра адреса соединена с группой информационных входов регистра адреса возврата, управляющий вход блока памяти микрокоманд соединен с выходом первого элемента И, первый вход которого соединен с выходом генератора тактовых импульсов, первый выход -первой группы выходов блока памяти микрокоманд соединен с входом синхронизации регистра адреса возврата, а остальные выходы первой группы соединены с информационными · входами оегистоа адреса передачи управления, группа выходов которого соединена с входами дешифратора, каждый из К выходов которого соединен с управляющими входами соответствующих элементов и К первых групп, группы выходов которых образуют К групп выходов устройства, вторая группа выходов блока памяти микрокоманд является(К+1)—й группой выходов устройства, о т лич а ю щ е е с я тем, что, с целью повышения достоверности функционирования , в устройство введены первый и второй триггеры, блок сравнения, первый регистр, третий и чет? вертый элементы И, второй, третий и четвертый элементы ИЛИ, первая и вторая группы элементов ИЛИ, первый, вто- * рой, третий и четвертый элементы задержки, вторая группа элементов И, первый и второй одновибраторы, коммутаторы, первый и второй шифраторы, блок модификации адреса, причем выход первого элементаИЛИ соединен с единичным входом первого триггера, инверсный выход которого соединен с вторым входом первого элемента И, выход первого, элемента задержки соединен с нулевым входом второго триггера и с первым входом второго элемента ИЛИ, выход которого соединен ,с нулевым входом первого триггера, первая группа информационных входов устройства соединена с соответствующими входами второго элемента ИЛИ и с первыми входами элементов ИЛИ первой группы, выходы которой соединены с информационными входами .регистра адреса, третья группа выходов блока ' памяти микрокоманд и группа выходов, элементов И второй группы соединены соответственно с вторыми й третьими входами элементов ИЛИ первой группы, выход элементов ИЛИ второй группы соединены с информационными входами Элементов И второй группы и с группой информационных входов первого регистра, управляющие входы .элементов И второй группы соединены с прямым выходом второго триггера, инверсSU 1015383 •ный выход которого соединен с первым входом второго элемента И, выход третьего элемента И соединен с единичным входом второго триггера и вхо®дом первого элемента задержки, вторая группа информационных входов .устройства соединена с входами соответствующих элементов ИЛИ второй группы и с соответствующими входами третьего элемента ИЛИ, выход которого соединен с вторым входом второго элемента И, выход второго элемента И соединен с входом первого одновибратора и с входом синхронизации первого регистра, выход которого соединен с первым вх'одом блока сравнения, выход первого одновибратора соединен с управляющими входом блока сравнения и через второй элемент задержки с первыми входами третьего и четвертого элементов И, выход которого соединен с первым входом первого элемента ИЛИ и является первым управляющим выходом устройства, выход регистра адреса возврата соединен с . вторым входом блока сравнения, выход которого соединен с вторыми входами третьего и четвертого элементов И, выход регистра адреса соединен с информационным входом блока модификации адреса и первым информационным входом коммутатора, выход которого соединен с вторыми входами соответ.ствующих элементов И К групп, выходы регистра передачи управления соединены с соответствующими входами четвертого элемента ИЛИ, выход которого соединен с вторым входом первого элемента ИЛИ, через второй одновибратор - с первым управляющим входом коммутатора, через третий элемент‘задержки - с вторым управляющим и с инверсным входами коммутатора, и через четвертый элемент задержки - с нулевым входом регистра адреса передачи управления, третий информационный вход устройства соединен с входом первого шифратора и с третьим входом первого элемента ИЛИ, выход дешифратора соединен с входами второго шифратора, выходы которого соединены с вторым информационным входом коммутатора.
2. 2. Устройство по п. ^отличающееся тем, что блок модифика-’. ции адреса содержит группу элементов И, группу сумматоров по модулю два, причем, входы кода немодифициру емой части, адреса первой группы входов блока соединены с соответствующими выходами группы выходов блока, входы кода модифицируемой части адреса соединены с. входами первой группы входов группы сумматоров по модуле два, выходы которых соединены с выходами модифицируемой части адреса группы выходов блока, входы .модифицируемой части адреса соединены с первыми входами элементов И группы, выходы которых соединены с вторыми входами сумматоров по модулю два группы, входы кодов проверяемых условий соединены с вторыми входами Элементов И группы.
3. 3« Устройство по π. 1, о т лич а ю Щ е е с я тем, что блок сравнения содержит первую, вторую_Λ третью и четвертую группы элементов. И, первую и 'вторую группы сумматоров по модулю два, элемент ИЛИ, первый и второй дешифраторы, шифратор,причем входы первой группы информационных входов блока соединены с входами первого дешифратора и с первыми входами элементов И первой й второй группу выходы которых соединены с первыми входами соответствующих сумматоров по модулю два первой и второй групп соответственно, выходы сумматоров по модулю два первой и второй групп соединены с группами входов элемента ИЛИ, выход которого является выходом блока, выход первого дешифратора соединен с вторыми входами элементов И первой и второй групп и с первыми входами элементов И третьей и четвертой групп, управляющий вход блока соединен с третьими входами элементов И первой и второй групп и с вторыми входами элементов И третьей и четвертой групп, вторая группа информационных входов блока соединена с входами второго дешифратора и с третьими входами элементов И третьей группы, ! выходы которых соединены с вторыми входами сумматоров по модулю два второй группы, выходы дешифратора соединены с входами шифратора, каждый выход которого соединен с третьим'' входом соответствующего элемента И четвертой группы, выходы элементов И четвертой группы соединены с вторыми входами сумматоров по модулю два первой группы.