SU1727112A1 - Распределенна система дл программного управлени с мажоритированием - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении агрегатируе- мых отказоустойчивых систем дл  управлени  технологическими процессами. Цель изобретени  - повышение надежности функционировани  системы. Поставленна  цель достигаетс  тем, что в систему, содержащую триггер пуска, генератор тактовых импульсов и п модулей микропрограммного управлени , дополнительно введены пороговый элемент, счетчик отказа, элемент И и элемент ИЛИ. Введение новых элементов обеспечивает повышение достоверности передачи информации между модул ми системы при передаче управлени  от одного модул  к другому за счет многомаршрутно- сти, что дает возможность при приеме исправл ть сбои или отказы, возникшие в процессе функционировани  системы. Т з.п. ф-лы, 3 ил. (Л С

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении агрегатируе- мых отказоустойчивых систем дл  управлени  технологическими процессами, оборудованием и др.

Цель изобретени  - повышение надежности функционировани  системы за счет организации многомаршрутной передачи управлени  между модул ми и обеспечени  возможности мажоритировани  принимаемого адреса передачи управлени .

На фиг. 1 представлен пример выполнени  функциональной схемы распределенной системы дл  программного управлени , состо щей из четырех модулей; на фиг. 2 - функциональна  схема модул  распределенной системы дл  программного управлени ; на фиг. 3 - временна  диаграмма работы системы.

Распределенна  система дл  программного управлени  с мажоритированием (фиг. 1) содержит четыре модул  1-4 микропрограммного управлени ., счетчик 5 отказа, триггер 6 пуска, генератор 7 тактовых импульсов , пороговый элемент 2 8, элемент И 9, элемент ИЛИ 10, вход 11 логических условий системы, вход 12 начального адреса системы, первый 13.1 - четвертый 13.4 контрольные выходы системы, первый 14.1 -четвертый 14,4 выходы микроопераций системы, первый 15.1 -четвертый 15.4 входы введени  адреса системы, каждый i-й (i 1.4) модуль содержит выход 16.i

vi

ND VI

hO

микроопераций модул , выход 17.i состо ни  модул , вход 18.1 логических условий модул , первый 19.1 и второй 20.i входы синхронизации , вход 21 ввода адреса модул , первый 22.И - четвертый 22.i 4 выходы передачи управлени  модул , первый 23.1.1 - третий 23.I.3 входы приема управлени  модул , вход 24 начального адреса модул . Кроме того, система имеет вход 25 пуска системы и выход 26 состо ни  системы, а каждый модуль 1-4 содержит (фиг. 2) блок

27посто нной пам ти микрокоманд, блок

28посто нной пам ти адресов, регистр 29 адреса, регистр 30 микроопераций, первый 31.1 -(п-1)-й элементы сравнени , второй 32 мажоритарный элемент, первый 33 мажоритарный элемент, мультиплексор 34, первый 35.1 - З5.п-й 35.п блоки элементов ИЛИ, второй 36 и первый 37 блоки элементов И, коммутатор 38, первый 39.1-39(п-1)-й ЗЭ.п-1 демультиплексоры.

Назначение элементов. Элемент И 9 и двухразр дный счетчик 5 отказа предназначены дл  вычислени  количества тактов, в течение которых на выходах состо ни  всех п модулей системы будет единичный потенциал .

Пороговый элемент 2 8 предназначен дл  контрол  за количеством модулей, вырабатывающих управл ющие сигналы в данный момент времени. При по влении на его входах двух и более нулей на выходе по витс  единичный потенциал. Этот элемент в случае п 4 реализует следующую функцию:

У Х1Х2 + Х1ХЗ + Х1Х4 + Х2Х4 + ХЗХ4.

Элемент ИЛИ 10 предназначен дл  объединени  сигналов, поступающих с выходов счетчика 5 отказа и порогового элемента 2 8 и управлени  триггером 6 пуска.

Блок 27 посто нной пам ти микрокоманд предназначен дл  хранени  микрокоманд . В нем хран тс  микрокоманды четырех типов: микрокоманды безусловного перехода, микрокоманды ветвлени , мик- рокоманды передачи управлени , микрокоманда ожидани .

Первые два типа микрокоманд обычны дл  любых устройств программного управлени  и предназначены дл  реализации микропрограмм, реализующих управление каким-либо объектом управлени . Они содержат поле микроопераций, поле адреса следующей микрокоманды и поле логических условий. Третий тип микрокоманд характерен дл  распределенных систем программного управлени .

Данные команды дополнительно содержат бит, пор док управлени , единица в котором говорит в том, что это микрокоманда передачи управлени . В микрокомандах первых двух типов на этом месте - нуль. Формат микрокоманд передачи управлени  5 такой же. Но в поле адреса записываетс  не адрес очередной микрокоманды данного модул  (ММПУ), а номер ММПУ, которому передаетс  управление и сжатый адрес начальной микрокоманды микропрограм0 мы, которую тот начнет реализовывать. Содержание всех остальных полей безразлично.

В блоке пам ти записана также микрокоманда ожидани . Она расположена в

5  чейке с нулевым адресом. Из всех разр дов в ней используетс  только К разр дов в поле адреса. В разр де передачи управлени  этой микрокоманды записана единица. К разр дов пол  адреса представл ет собой

0 собственный номер модул , записаны они в те же разр ды что и номер модул , которому передаетс  управление.

Блок 28 посто нной пам ти адресов предназначен дл  декодировани  сжатого

5 адреса разр дностью (а-К) в а-разр дный код адреса.

Регистр 29 адреса предназначен дл  временного хранени  адреса микрокоманды , считываемой в данный момент времени.

0 Регистр 30 микроопераций предназначен дл  временного хранени  пол  микроопераций считываемых микрокоманд управлени  объектом.

Элементы сравнени  31.1-31.n-1 пред5 назначены дл  определени  того, предназначен ли адрес передачи управлени , пришедший на входы 23.i, 1-23I.п-1 данного модул , данному модулю либо другому, т.е.  вл етс  транзитным.

Мажоритарный элемент -5- /п-1 32 предназначен дл  организации разрешени  работы первого 23 мажоритарного элемента, если номер модул  в адресе передачи уп- 5 равлени  совпал более, чем по половине входов 23.i 1-23.п-1 - приема управлени . В случае, если такое совпадение произошло

(xv 1), мажоритарный элемент - /п-1 33

0 выдает на вход блока 28 пам ти адресов сжатый адрес микрокоманды, выбранной методом поразр дного голосовани  из п- 1 пришедших адресов. При п 4 этот блок реализует логическую функцию

5 Z (xix2 + Х2хз + xixsjxv, где xi(i. 1,2,3) - сигналы на информационных входах.

Мультиплексор 34 предназначен дл  реализации проверки логических условий при реализации микрокоманд ветвлени .

Блоки 35.1-35п элементов ИЛИ предназначены дл  обеспечени  прохождени  на выходы 22.i.1-22.i.n передачи управлени  как транзитных адресов передачи управлени , поступивших на любой вход приема управлени , так и адреса передачи управлени , сформированного данным модулем .

Блоки элементов И 36 и 37 предназначены дл  организации выдачи адреса пере- дачи управлени  другим модул м системы и организации после этого ожидани  приема управлени  данными модулем соответственно .

Коммутатор 38 предназначен дл  ком- мутации на информационный вход генератора 29 адреса соответственно адреса в зависимости от режима работы модул .

Демультиплексоры 39.1-39.n-1 предназначены дл  коммутации транзитных ад- ресов передачи управлени  на соответствующий выход передачи управлени  данного модул  в соответствии с номером модул , которому передаетс  управление. Номер модул  j соответствует номеру выхода 22J.J передачи управлени  данного модул  i.

Система работает следующим образом.

В исходном состо нии в регистрах 29 адреса и 30 микроопераций всех модулей микропрограммного управлени  (ММПУ) системы записаны одни нули, счетчик 5 отказа и триггер пуска 6 наход тс  в нулевом состо нии . Следовательно, на выходах 17.i всех МПУ наход тс  единичные потенциалы, по- этому на выходе элемента И 9 будет единица . Перед запуском системы на вход 12 начального адреса выставл етс  адрес начальной микрокоманды. Запуск устройства в работу осуществл етс  подачей на один из входов 15,1-15.4 ввода адреса системы единичного импульса. Подавать этот импульс можно либо после, либо одновременно с подачей импульса на вход запуска 25 системы (фактически вход запуска генератора 7 тактовых импульсов).

Перва  микрокоманда микропрограммы не может быть микрокомандой передачи управлени , так как это может привести к ложному по влению сигнала неисправно- сти и останову системы.

Импульс запуска устанавливает триггер 6 пуска в единичное состо ние, разреша  тем самым работу генератора 7. По заднему фронту первого же тактового импульса с первого 7.1 выхода генератора адрес первой микрокоманды микропрограммы с входа 12 начального адреса системы записываетс  в регистр 29 адреса одного из ММПУ, допустим первого (фиг. 3). Следовательно , на выходе блока 27 посто нной пам ти микрокоманда первого ММПУ 1 по витс  не нулевой адрес, на выходе же его будет перва  микрокоманда микропрограмм , а так как она не может быть микрокомандой передачи управлени , то на выходе пол  передачи управлени  27.1 блока 27 посто нной пам ти микрокоманд (первый выход ) будет нуль (фиг. 3). Этот же нуль поступит на один из входов элемента И 9, на выходе которого также по витс  нуль, который обнулит счетчик 5 отказа, успевший уже по заднему фронту импульса с выхода 7.1 генератора перейти в первое состо ние (01). По заднему фронту первого импульса, поступившего с второго 7.2 выхода генератора 7 отказа, поле микроопераций микрокоманды , сто щей на выходе 27.4 пол  микроопераций блока 27 пам ти микрокоманд, записываетс  в регистр 30 микроопераций, поступа  тем самым на первый выход 14.1 микроопераций системы. На фиг. 1 изображен вариант системы микропрограммного управлени  (ММПУ), где выход каждого ММПУ  вл етс  отдельным выходом управлени  системы, т.е. управление ведетс  поочередно разными объектами либо различными част ми одного обьекта. Дл  осуществлени  управлени  данной системой одним объектом достаточно в поле микроопераций микрокоманды, следующей перед микрокомандой передачи управлени , записать одни нули, а выходы управлени  14.1-14.4 системы объединить соответственно по ИЛИ.

По заднему фронту очередного тактового импульса с первого выхода 7.1 генератора адрес очередной микрокоманды, пройд  через коммутатор 38, запишетс  в регистр 29 адреса (фиг. 3). На выходе блока 27 посто нной пам ти микрокоманд по вл етс  очередна  микрокоманда.

Ветвление в микропрограмме происходит следующим обра.зом. Провер емые логические услови  с входа 11 условий поступают на входы 18.1 всех 1-4 модулей ПЗУ (это в данном примере. Возможна и подача своих логических условий на каждый ММПУ), С входа 18.1 условий модул  1 МПУ эти логических условий поступают на входы DI-D соответственно мультиплексора 34. На адресный вход этого же мультиплексора поступает поле логических условий микрокоманды, сто щей на выходе блока 28 посто нной пам ти микрокоманд в данный момент времени, т.е. код провер емого в данный момент логического услови . На вход Do мультиплексора 34 поступает младший разр д адреса микрокоманды, следующей за микрокомандой ветвлени .

Поле логических условий у команд безусловного перехода содержит одни нули. Следовательно, при выполнении таких команд младший разр д адреса очередной микрокоманды, пройд  через мультиплек- 5 сор и коммутатор 30, поступает на вход младшего разр да регистра 29 адреса без изменений. В микрокоманде же ветвлени  в поле логических условий находитс  двоичный код провер емого логического услови  10 у, поступающего на соответствующий вход Оу мультиплексора 34. Следовательно, величина пол  логических условий г определ етс  из соотношени :

г 1д2(.+ 1)Г,15

где г - количество разр дов пол  условий;

. - количество провер емых логических условий.

Таким образом, в зависимости от того, каким был младший разр д пол  адреса в 20 микрокоманде ветвлени , возможны следуг ющие переходы. В случае, если этот разр д равен нулю, то переход будет либо к микрокоманде с таким же адресом, либо с адресом на единицу большим, соответственно, в 25 случае равенства провер емого логического услови  нулю либо единице. В случае же равенства этого разр да единице ситуаци  аналогична с той лищь разницей, что переход будет к микрокоманде с адресом на еди- 30 ницу меньшим в случае, когда провер емое логическое условие равно нулю.

Каждый из модулей, если он находитс  в активном состо нии, работает по описанному алгоритму,35

Рассмотрим, как происходит передача правлени  от одного ММПУ к другому. Пусть первый 1 ММПУ передает управление второму модулю 2. По очередному (в данном примере четвертому) тактовому импульсу, 40 поступившему с первого 7.1 выхода генераора 7, в регистр 29 пуска адреса первого 1 модул  ММПУ записалс  адрес микрокоманды , передающей управление другому модулю. В этом случае на первом выходе 45 27.1 блока 27 посто нной пам ти микрокоманд по в тс  нуль (фиг. 3). Поле адреса выход 27.2) будет теперь содержать не адрес очередной микрокоманды выполн емой икропрограммы, а адрес модул , которому 50 передаетс  управление(К разр дов) и сжаый адрес начальной микрокоманды микропрограммы , которую начнет выполн ть ММПУ берущий управление. Назовем его дресом передачи управлени .55

Величина К определ етс  исход  из коичества модулей в системе

К ЧдаМ,

где а - означает округление числа а до ближайшего большого целого.

Содержание пол  микроопераций и логических условий безразлично.

Как только на выходе блока 27 посто нных пам ти микрокоманд по вилась така  команда, адрес передачи управлени  через теперь открытый элемент И 36 поступает на все п выходов передачи управлени  первого ММПУ 1, а следовательно, и на первые входы 23.1.1 приема управлени  всех остальных ММПУ системы. Запись содержимого пол  микроопераций в регистр 30 в модуле 1 ММПУ не происходит, на инверсном управл ющем входе - единица.

Под сжатым начальным адресом будем понимать следующее. Блок 27 посто нной пам ти микрокоманд любого ММПУ может содержать N микрокоманд. Одна среди них - это начальна  микрокоманда микропрограммы , реализуемой данным ММПУ. Таких команд может быть несколько, в случае , если модуль может активизироватьс  несколько раз (допустим М) за полный цикл управлени . Но в любом случае М « N, следовательно, передавать весь адрес нецелесообразно-больша  избыточность, ведь

а lg2N ,

но М « N, следовательно, дл  передачи М адресов не требуетс  такого количества разр дов , можно обойтись меньшим, дл  чего необходимо передавать адрес в закодированном виде. При приеме такого кода происходит декодирование адреса до исходного состо ни  с помощью блока 28 пам ти адресов.

Адрес передачи управлени , состо щий из сжатого адреса начальной микрокоманды и адреса модул , которому передаетс  управление, поступает на первые выходы 23.1.1 всех остальных модулей 2-4 системы. Допустим, управление передаетс  второму 2 ММПУ. В данном модуле на входе блока 27 пам ти микрокоманд стоит нулевой адрес , который в каждом такте вновь записываетс  с выхода блока 27 пам ти адресов в регистр 29 адреса через коммутатор 38. Этот нулевой адрес записан в  чейку с нулевым адресом блока 28 посто нной пам ти адресов во всех ММПУ. Так как на выходе мажоритарного элемента 32 нуль, то и на выходе мажоритарного элемента 33 также наход тс  одни нули. Модуль находитс  в ожидании приема управлени . С приходом на вход 23.2.1 второго модул  2 МПУ адреса передачи управлени  ничего не измен етс , так как совпадение адреса модул , который должен вз ть управление с собственным адресом второго ММПУ 2, который поступает на входы элементов сравнени  31.131 .П-1 через открытый элемент И 37 с выхода 27.2 блока посто нной пам ти 27 микрокоманд (К разр дов), произошло только в одном (первом) 31.1 элементе сравнени . Но адрес передачи управлени  с выходов первого ММПУ 1 поступил на входы 23.3.1 - и 23.4.1 третьего и четвертого ММПУ соответственно . В этих модул х совпадение соб- ственных адресов, сто щих на входах элементов сравнени  31.1-31.n-1, произойти не может. Но этот адрес передачи управлени  поступает еще и на вход данных демультиплексоров 31.1-39.п всех трех ММПУ 2-4, а на адресный вход этих демультиплексоров поступает адрес модул , которому передаетс  управление. Демультиплексоры коммутируют адрес передачи управлени  на соответствующий, в данном примере второй, выход передачи управлени  (22.2.2, 22.3.2, 22.4.2 соответственно во втором, третьем и четвертом ММПУ). Но второй выход 22.3.2 передачи управлени  третьего 3 ММПУ соединен с вторым входом 23.2.2 приема управлени  второго 2 ММПУ (см. фиг. 1), в свою очередь, второй выход 22.4.2 передачи управлени  четвертого 4 ММПУ соединен с третьим входом 23.2.3 приема управлени  второго ММПУ 2. Таким образом, на все три входа 23.2.1-23.2.3 входа приема управлени  второго модул  2 поступает адрес передачи управлени  от первого 1 ММПУ, Возможна реализаци  проверки исправности линий св зи между ММПУ и маскировани  отказов (сбоев) путем использовани  метода голосовани  по большинству.

Итак, на всех трех входах приема управлени  второго ММПУ наход тс  теперь одинаковые данные. Следовательно, на выходах всех п-1 элементов сравнени  31.1-31.() данного ММПУ по в тс  единицы . Три единицы поступают на входы мажоритарного элемента 32, на его выходе - единица, открывающа  мажоритарный элемент 33, на входы которого поступают сжатые адреса (К разр дов) с входов 23.2.1-23.2.3 приема управлени . С выхода мажоритарного элемента 33 сжатый адрес поступает на вход блока 28 посто нной пам ти адресов, где он преобразуетс  в нормальной а-разр дный адрес начальной микрокоманды. Этот начальный адрес через коммутатор 38 поступает на информационный вход регистра 29 адреса, куда и записываетс  по очередному тактовому импульсу с первого 7.1 выхода генератора 7. Как только на выходе блока 27 посто нной пам ти микрокоманд второго ММПУ 2 по витс  начальна  микрокоманда, на первом 27.1 выходе этого блока установитс  нулевой потенциал , который подключит с помощью коммутатора 38 выход 27.2 пол  адреса блока 27 посто нной пам ти микрокоманд к входу регистра 29 адреса, отключив при этом от

него выход блока 28 посто нной пам ти адресов . Модуль 2 перешел в активный режим. В это же врем  в модуле 1 по заднему фронту того же (п того) импульса с первого 7.1 выхода генератора 7 в регистр адреса с

0 выхода блока 28 посто нной пам ти адресов , который подключен теперь к информа-. ционному входу регистра 29 адреса, запишутс  одни нули, так как на входе блока

28адресов стоит нулева  комбинаци , по- 5 ступающа  с выхода закрытого можаритарного элемента 33. Открытым этот элемент быть не может, так как ни в одном из элементов сравнени  31.1-31.гНпроизойти совпадени  не может, ведь на один из вхо0 дов всех элементов сравнени  поступает адрес второго модул  2, а на вторые- нули, так как на входы передачи управлени  23.1.1- 23.1.п-1 ничего, кроме нулей, не поступает. Адрес модул  нулевым быть не может. Как

5 только нулевой адрес запишетс  в регистр

29адреса в первом ММПУ 1, на выходе 27.2 блока 27 посто нной пам ти микрокоманд по витс  очередна  (нулева ) микрокоманда . Единица на выходе 27.1 сохранитс , а

0 вот в поле адреса, вернее в той его части, где записан код модул -, которому передаетс  управление, будет теперь записан код собственного модул , т.е. первого. Этот код поступает на входы элементов сравнени 

5 31.1.-31.п-1. Модуль перешел в режим ожидани  приема управлени . Далее система работает аналогично описанному.

Кроме того, в системе предусмотрен контроль за ее функционированием. Прин0 цип контрол  основан на следующем. В системе не может быть более одного одновременно работающего модул , но в то же врем , не может быть и такого состо ни , при котором не работает ни один модуль. В

5 оба эти состо ни  система может перейти как в результате аппаратных отказов (сбоев) в самих ММПУ, так и в результате отказов, а что более веро тно сбоев, возникающих в результате каких-либо помех в лини х св зи

0 между ММПУ. Именно с целью маскировани  последних и введено (п-1)-кратное резервирование линий св зи. Итак, состо ние, при котором одновременно работает более, чем один ММПУ, контролиру5 етс  с помощью порогового элемента 8. На его входы (и х п) с выходов 17.1 состо ни  всех ММПУ поступают сигналы, говор щие о том, в каком из двух состо ний, активном или ожидани , наход тс  модули. Фактически на входы порогового элемента 8 поступают сигналы с выходов 27.1 блоков 27 посто нной пам ти микрокоманд всех ММПУ. Если на инверсных входах порогового элемента 8 (см. фиг. 1) по в тс  хот  бы два нул , на его выходе по витс  единица, кото- ра  через элемент ИЛИ 10 поступит на К- вход триггера 6 пуска. По заднему фронту первого же импульса, поступившего с первого выхода 7.1 генератора 7, триггер 6 пуска перейдет в нулевое состо ние, остановив тем самым генератор 7 и систему в целом, выдава  на выход 26 состо ни  системы нулевой потенциал.

Случай не работы ни одного из ММПУ системы более сложен. Как видно из вре- менной диаграммы (фиг. 3), даже при нормальном функционировании системы в случае передачи управлени  от модул  к модулю в течение одного такта существует такое состо ние, при котором на выходах 27.1 блоков 27 посто нной пам ти микрокоманд всех ММПУ будут единицы (между 4-м и 5-м импульсами). Такое состо ние возникает, когда один из модулей передает управление , а второй его принимает. Но это состо - ние не может длитьс  более одного такта. Следовательно, задержка времени существовани  такого состо ни  более, чем на один такт, равносильна отказу системы. Это может произойти, например, в случае, когда между модул ми, передающим управление и принимающим его, остались исправными менее двух линий св зи либо сбои произошли во всех лини х и управление верно передано быть не может. Мгновенный останов системы и наличие контрольных незадействованных по св зи выходов у каждого модул  дают возможность довольно полно и быстро вы снить причину останова.

Выход i передачи управлени  модул  i не задействован дл  св зи с другими модул ми (следовательно, менее подвержен сбо м и отказам),  вл етс  i-м контрольным выходом системы (14.1-14.4). Всего таких выходов у системы п. С их помощью можно организовать внешний по отношению к системе аппаратный диагностический контроль .

Контроль за длительностью состо ни , при котором не работают все л модулей (в нашем примере п 4) системы, осуществл етс  с помощью элемента И 9 и счетчика 5. Как только все модули системы вышли из активного состо ни , на выходе элемента И 9 по вл етс  единица, котора  разрешает работу счетчика 5, находившегос  в нулевом состо нии. Так как при нормальном функционировании системы единица может возникать на выходе элемента И 9 в промежутке между задними фронтами импульсов, поступающих с первого 7.1 выхода генератора 7 (см. фиг. 3), то синхронизацию счетчика 5 будем осуществл ть импульсами, поступающими с второго выхода 7.2 счетчика 7. Счетчику 5 отказа разрешаетс  считать до одного. Если он перешел из состо ни  01 в состо ние 00, то считаетс , что система работает нормально. Но так только счетчик успел достигать до двух (10), фиксируетс  отказ системы. Ведь длительность импульса на выходе элемента И 9 не может быть больше одного периода частоты генератора 7, следовательно, если счетчик 5 досчитал до двух, значит все ММПУ системы не работают более одного такта - а это отказ, о чем и говорит единица, поступающа  с второго разр да счетчика 7 через элемент ИЛИ 10 на К-вход триггера 6 пуска, который обнул етс  первым же импульсом с первого выхода 7.1 генератора 7.

Claims (2)

1. Формула изобретени  1. Распределенна  система дл  программного управлени  с мажоритировани- ем, содержаща  триггер пуска, генератор тактовых импульсов и п модулей микропрограммного управлени , причем вход пуска системы соединен с асинхронным установочным входом триггера пуска, пр мой выход которого  вл етс  выходом состо ни  системы и соединен с разрешающим входом генератора тактовых импульсов, первый выход которого соединен с синхровходом триггера пуска и с первыми входами синхронизации всех модулей микропрограммного управлени , второй выход генератора тактовых импульсов соединен с вторыми входами синхронизации всех модулей микропрограммного управлени , выходы микроопераций которых  вл ютс  соответствующими выходами микроопераций системы, входы логических условий модулей микропрограммного управлени  объединены и  вл ютс  входами логических условий системы, отличающа с  тем, что, с целью повышени  надежности функционировани  системы, в нее введены пороговый элемент, счетчик отказа, элемент И и элемент ИЛИ, выход которого соединен с синхровходом сброса триггера пуска, второй выход генератора тактовых импульсов соединен со счетным входом счетчика отказов , выход второго разр да которого соединен с первым входом элемента ИЛИ, выход состо ни  каждого модул  микропрограммного управлени  соединен с соответствующим входом порогового элемента и входом элемента И, выход которого соединен с входом разрешени  и инверсным входом сброса счетчика отказа, выход порогового элемента соединен с вторым входом элемента ИЛИ, входы начального адреса модулей микропрограммного управлени  объединены и  вл ютс  группой входов начального адреса системы, вход ввода адреса каждого модул  микропрограммного управлени   вл етс  соответствующим входом ввода адреса системы, i-й выход передачи управлени  i-ro модул  микропрограммного управлени  (i 1,n)  вл етс  соответствующим контрольным выходом сис-темы, j-й выход передачи управлени  Q 1, n, j. i) i-ro модул  микропрограммного управлени  (i 1 ,п) соединен с к-м (к 1, п-1) входом приема управлени  j-ro модул  микропрограммного управлени .

   2. Система по п. 1,отличающа с  тем, что модуль микропрограммного управлени  содержит блок посто нной пам ти микрокоманд, блок посто нной пам ти адресов , регистры адреса и микроопераций, группу элементов сравнени , первый и второй мажоритарные элементы, мультиплексор , группу блоков элементов ИЛИ, первую и вторую группы элементов И, коммутатор и группу демультиплексоров, причем первый и второй входы синхронизации модул  соединены соответственно с входами записи регистра адреса и регистра микроопераций , выходы которого  вл ютс  выходами микроопераций модул , j-e входы приема управлени  модул  соединены с информационными входами j-ro демультиплексора (J 1, n-1), R старших разр дов j-x входов приема управлени  модул  соединены с первой группой информационных входов j- го элемента сравнени  и адресными входами j-ro демультиплексора, i-й выход которого соединен с i-м входом i-ro блока элементов ИЛИ группы, выход которого  вл етс  i-м выходом передачи управлени  модул  (i 1, п), младшие разр ды j-ro входа приема управлени  модул  подключены к j-му входу первого мажоритарного элемента , выходы которого соединены с адресными входами блока посто нной пам ти адресов, выходы которого соединены с второй группой информационных входов коммутатора , выходы которого соединены с информационными входами регистра адреса , выходы которого соединены с адресными входами блока посто нной пам ти микрокоманд , информационный выход передачи управлени  которого соединен с
2. первым инверсным, с вторым и третьим пр мыми управл ющими входами разрешени  коммутатора,  вл етс  выходом состо ни  модул , соединен с первыми входами элементов И первой и второй групп и с инверсным входом управлени  регистра микроопераций, информационные выходы адреса блока посто нной пам ти микрокоманд , кроме выхода первого разр да, соединены с первой группой информационных

   входов коммутатора, первый разр д информационных выходов адреса блока посто нной пам ти микрокоманд соединен с первым разр дом информационных входов мультиплексора, остальные разр ды информационных входов которого  вл ютс  входами логических условий модул , а выход мультиплексора соединен с первым разр дом первой группы информационных входов коммутатора, информационные выходы

   адреса блока посто нной пам ти микрокоманд соединены с вторыми входами соответствующих элементов И второй группы, а k старших разр дов - с вторыми входами соответствующих элементов И первой группы , выходы которых соединены с информационными входами вторых групп элементов сравнени  группы, выходы которых соединены с соответствующими информационными входами второго мажоритарного

   .элемента, выход которого соединен с входом разрешени  первого мажоритарного элемента, выходы логических условий блока посто нной пам ти микрокоманд соединены с адресными входами мультиплексора,

   выходы микроопераций блока посто нной пам ти микрокоманд соединены с информационными входами регистра микроопераций , выходы элементов И второй группы соединены с соответствующими входами

   группы блоков элементов ИЛИ группы, группа входов начального адреса модул  соединена с третьей группой информационных входов коммутатора, вход ввода адреса модул   вл етс  третьим управл ющим входом разрешени  коммутатора.

   Щиг.1

   21.i(n-D a

   I q-к

   a-K

   2Ы o