SU1387006A1 - Коммутационное устройство - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и техники св зи, ин-Цель изобретени  - повышение быстродействи  в режиме настройки. Поставленна  цель достигаетс  тем, что в устройство коммутации, содержащее матричный коммутатор , введены m блоков управлени  настройкой , причем ввод настроечной информации в матричные коммутаторы осуществл етс  параллельно из соответствующих блоков. 1 з.п. ф-лы, 2 ил.

Description

СО 00

Изобретение относитс  к вычислительной технике и технике св зи и предназначено дл  организации межресурсных св зей в многопроцессорных вычислительных системах.

Цель изобретени  - повышение быстродействи  коммутационного устройства в режиме настройки на требуемые соединени .

На фиг. I приведена функциональна  схема коммутационного устройства; на фиг. 2 - функциональна  схема блока управлени  настройкой.

Коммутационное устройство содержит информационные входы Ь - 1и устройства, модуль 2|-2п коммутации, группы 3i-3т модулей коммутации, образующие матричный коммутатор 3, информационные выходы 4i-4„ устройства, адресные входы 5 и 6 устройства , адресные входы 7 и 8 блоков 9i - 9m управлени  настройкой, управл ющие входы 10 и 11 устройства, управл ющие входы 12 и 13 блоков 9i-9m, синхронизирующие входы 14 и 15 устройства, синхронизирующие входы 16 и 17 блоков 9|- 9ш, адресный вход 18 устройства, дещифра- тор 19, входы 20 разрещени  блоков 9: 9т,выходы 2 и 22 блоков 9i-9m, дешифраторы 231-23m, выходы 24 и 25 блоков 9i - 9ш, элемент И 26, выход 27 признака готовности устройства, узел 28 пам ти, счетчик 29, элемент ИЛИ 30, элементы И 31 и 32, регистр 33, дещифратор 34, элемент ИЛИ 35.

Устройство работает следующим образом.

В режиме «Загрузка во все блоки 9 осуществл етс  последовательна  запись всех программ настройки групп 3A(,...,m). В режиме «Настройка производитс  считывание программ из всех блоков 9 во все группы 3« одновременно. В режиме «Обмен производитс  передача информации с входов 1 на выходы 4 устройства после окончани  настройки его на конкретную nporpajvi- му соединений.

Работа устройства в режиме «Загрузка начинаетс  с прихода управл ющего сигнала на вход 11 устройства, который через входы 13 блоков управлени  настройкой подаетс  на входы записи считывани  узлов 28, подготавлива  их к приему информации. С адресного входа 6 устройства через входы 8 блоков 9 на информационные входы счетчиков 29 подаетс  номер загружаемой программы , устанавливающий начальный адрес приема информации в узлы 28. С приходом на вход 14 устройства и далее через входы 16 блоков 9 на синхронизирующие входы счетчиков 29 импульса сопровождени  информации номер программы записываетс  в счетчики 29 и подаетс  на адресные входы узлов 28. Через вход 18 устройства на вход дешифратора 19 подаетс  адрес загружаемого блока 9, возбуждаетс  соответствующий выход дешифратора 19 и через вход 20 выбранного блока 9, элемент 30 на вход «Выбор кристалла узла 28 поступает сигнал.

0

0

5

0

5

0

5

0

5

разрещающий прием в последнем информации . Одновременно с этим на вход 5 устройства и далее через вход 7 выбранного блока 9 на информационный вход узла 28 подаетс  команда настройки соответствующего матричного коммутатора и осуществл етс  прием этой команды в узел 28. После этого на вход 15 устройства подаетс  тактовый импульс, который через вход 17 выбранного блока 9, элементы 32 и 35 поступает на счетный вход счетчика 29, который наращивает свое содержимое на единцу и тем самым подготавливает следующую  чейку узла 28 к приему следующей команды настройки , выставл   на его адресный вход новый адрес. После этого на вход 18 устройства подаетс  адрес блока 9, в который записываетс  следующа  команда настройки , и так до тех пор, пока в соответствующий блок управлени  настройкой не запишетс  последн   команда программы настройки матричных коммутаторов. Далее во все счетчики 29 записываетс  номер новой программы настройки и производитс  загрузка этой программы. Устройство заканчивает свою работу в режиме «Загрузка, когда с входа 11 снимаетс  управл ющий сигнал. Работа устройства в режиме «Настройка начинаетс  с приходом на вход 10 устройства управл ющего сигнала, который через входы 12 блоков 9 и элементы 30 поступает на первые управл ющие входы узлов 28, разреша  чтение из них информации, одновременно через адресный вход 6 устройства, входы 8 блоков 9 на информационные входы счетчиков 29 адреда подаетс  номер вызываемой программы, устанавливающий адрес начальных  чеек программы в узлах 28. С приходом на вход 14 устройства и далее через входы 16 блоков 9 на синхронизирующие входы счетчиков 29 импульса сопрп.ождени  информации, номер программы записываетс  в счетчики 29 и с их выходов подаетс  на адресные входы узлов 28. С выходов последних на входы дещифра- торов 34 подаетс  код операции и если считанна  в конкретном блоке 9 команда не  вл етс  командой «Финиш, то с второго выхода дешифратора 34 снимаетс  разрещающий сигнал, поступающий на вход установки регистра 33 и второй вход элемента 31. С подачей на вход 15 устройства и далее на входы 17 блоков 9 тактового импульса регистры 33 принимают информацию с первых выходов узлов 28 и через элементы 31 и 35 на счетный вход счетчиков 29 подаетс  импульс, наращивающий их содержимое на единицу. Тем самым узел 28 подготавливаетс  к чтению нОвой команды . Если же считанна  в конкретном блоке 9 команда  вл етс  командой «Финиш , то на втором выходе дешифратора 34 по вл етс  сигнал, запирающий элемент 31 и запрещающий прием информации в регистр 33. При этом тактовые импульсы.

приход щие на вход 17 блока 9, не проход т на счетчик 29 и чтение содержимого последующих  чеек узла 28 не происходит. Команды настройки бывают трех типов: «Стирание, «Запись и «Финищ. Выполнение этих команд начинаетс  с дещифра- ции кода команды в дешифраторе 34. Если код команды соответствует команде «Стирание , то с выхода 24 блока 9 на управл ющий вход соответствующего дещифратора 23 и на вторые управл ющие входы всех модулей 2i-2„ соответствующей группы 3 подаетс  управл ющий сигнал, возбуждающий все выходы дещифратора 23 и далее все управл ющие входы модулей 2i-2„. При этом производитс  стирание св зей по адресам выходов модулей 2i-2„ групп 3 поступающим с выхода 21 блока управлени  настройкой. Если код команды соответствует команде «Запись, то с выхода 24 блока управлени  настройкой выдаетс  управл ющий сигнал, запирающий вторые управл ющие входы модулей 2i-2„ и разрещающий де- щифрацию старщих разр дов адреса входа соответствующего матричного коммутатора 3, поступающих с выхода 22 блока 9 в дешифратор 23. При этом возбуждаетс  один из выходов дещифратора 23 и далее первый управл ющий вход соответствующего модул  матричного коммутатора, в котором осуществл етс  установление св зей по адресу, поступающему с выхода 21 блока 9.

Работа устройства в режиме «Настройка заканчиваетс  по влением на выходе 27 устройства сигнала о том, что команда «Финищ выполнена всеми блоками 9. Тем самым устройство переходит в режим «Обмен .

Claims (2)

1. Коммутационное устройство, содержащее матричный коммутатор, m информационных входов и п информационных выходов которого  вл ютс  информационными входами и выходами устройства, соответственно дещифратор, выходы которого подключены к управл ющим входам первой группы матричного коммутатора, отличающеес  тем, что, с целью повышени  быстродействи  в режиме настройки на требуемые соединени , в него введены (т-1) дешифраторов, дополнительный дещифратор, m блоков управлени  настройкой и элемент И, первые адресные входы всех блоков управлени  настройкой объединены и  вл ютс  первым адресным входом устройства, вторые адрес- ные входы всех блоков управлени  настройкой объединены и  вл ютс  вторым адресным входом устройства, первые управл ющие входы всех блоков управлени  настройкой объединены и  вл ютс  первым управл ющим входом устройства, вторые управ0

л ющие входы всех блоков управлени  настройкой объединены и  вл ютс  вторым управл ющим входом устройства, первые синхронизирующие входы всех блоков уиравлеии  настройкой объединены и  вл ютс  первым синхронизирующим входом устройства , вторые синхронизирующие входы всех блоков управлени  настройкой объединены и  вл ютс  вторым синхронизирующим входом

0 устройства, вход дополнительного дешифратора  вл етс  входом выбора блока управлени  настройкой устройства, а m выходов дополнительного дешифратора соединены с входами разрешени  соответствующих блоков управлени  настройкой, первый и

5 второй выходы k-ro блока управлени  настройкой (, ..., m) соединены с k-м адресным входом матричного коммутатора и с информационным входом k-ro дешифратора , выходы Н-го дешифратора (,...,т) подключены к управл ющим входам Н-й группы матричного коммутатора, третий выход k-ro блока управлени  настройкой подключен к управл ющему входу k-ro дешифратора и к k-му управл юшему входу матричного коммутатора, четвертые выходы

5 всех блоков управлени  настройкой подключены к входам элемента И, выход которого  вл етс  выходом признака готовности устройства , Н-й информационный вход матричного коммутатора  вл етс  Н-м информационным входом устройства.

0

2. Устройство по п. I, отличающеес  тем, что блок управлени  настройкой содержит узел пам ти, счетчик, регистр, дешифратор , первый и второй элементы И, первый и второй элементы ИЛИ, причем

5 информационный вход узла пам ти  вл етс  первым адресным входом блока, информа ционный и синхронизирующий входы счетчика  вл ютс  вторым адресным и первым синхронизирующим входами блока соответд ственно, выход счетчика подключен к адресному входу узла пам ти, первый вход первого элемента ИЛИ и первый вход второго элемента И соединены с первым управл ющим входом блока, вход записи-считывани  узла пам ти объединен с вторым входом пер5 вого элемента И и  вл етс  вторым управл ющим входом блока, первый вход первого элемента И объединен с вторым входом первого элемента ИЛИ и  вл етс  входом разрещени  блока, выход первого элемента ИЛИ подключен к входу «Выбор кристал0 ла узла пам ти, первый выход которого подключен к информационному входу регистра , первый и второй выходы которого  вл ютс  первым и вторым выходами блока соответственно, второй выход блока пам ти подключен к входу дешифратора, первый выход которого  вл етс  третьим выходом блока, а второй выход дешифратора подключен к входу установки регистра, третьему входу второго элемента И и  вл 5

етс  четвертым выходом блока, синхронизирующий вход регистра соединен с третьим входом первого элемента И, вторым входом второго элемента И и  вл етс  вторым синхронизирующим входом блока, первый и

второй входы второго элемента ИЛИ подключены к выходам первого и второго элементов И соответственно, выход второго элемента ИЛИ подключен к счетному входу счетчика.

Фиг.1

PULZ. 2