SU1654875A1 - Буферное запоминающее устройство - Google Patents

Буферное запоминающее устройство Download PDF

Info

Publication number
SU1654875A1
SU1654875A1 SU894704233A SU4704233A SU1654875A1 SU 1654875 A1 SU1654875 A1 SU 1654875A1 SU 894704233 A SU894704233 A SU 894704233A SU 4704233 A SU4704233 A SU 4704233A SU 1654875 A1 SU1654875 A1 SU 1654875A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
information
inputs
synchronization
Prior art date
Application number
SU894704233A
Other languages
English (en)
Inventor
Александр Евгеньевич Горбель
Николай Федорович Сидоренко
Василий Иванович Петренко
Борис Владимирович Остроумов
Original Assignee
Предприятие П/Я М-5156
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5156 filed Critical Предприятие П/Я М-5156
Priority to SU894704233A priority Critical patent/SU1654875A1/ru
Application granted granted Critical
Publication of SU1654875A1 publication Critical patent/SU1654875A1/ru

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при приеме и обработке информации от оптоэлектронных датчиков в автоматнческах системах управлени  фокусиропанием изображени  в оптических устройствах. Цепью изобретени   вл етс  упрощение устройства за счет уменьшени  объема хранимой информации. Устройство содержит накопитель , первый, второй и третий счетчики , регистры с первого по четвертый , триггеры с первого по третий, дешифратор адреса управлени , дешифратор адреса выдачи информации, генератор тактовых сигналов, мультиплексор , блок контрол  записи, блоки синхронизации записи и считывани , блок обработки информации, блок сравнени , элементы И с первого по п тый, элементы ИЛИ с первого по п тый и элемент НЕ. Цель изобретени  достигаетс  тем, что при приеме первой посылки информации каждое слово J сравниваетс  со значением порога селекции и при его превышении записываетс  п накопитель вместе со своим пор дковым номером. При приеме второй посылки информации из нее извлекаютс  только те слова J 2 номера которых совпадают с номерами хранимых в накопителе слов первой посыпки информации . Затем результат вычитани  J: S (Л - sJ - J записываетс  в накопиli - 2i тель по тому ке адресу. 6 ил.

Description

Пзобретение относитс  к области автоматики и вычислительной техники и может быть использовано при приеме и обработке информации от оптоэлектронных датчиков, в автоматических системах управлени  фокусированием изображени  в оптических устройствах,
Целью изобретени   вл етс  упрощение устройства за счет уменьшени  объема хранимой информации.
На фиг. 1 и 2 изображена функциональна  схема буферного запоминающего устройства-, на фиг. 3 - функциональна  схема блока контрол  записи;
на фиг. 4 - функциональна  схема блока синхронизации записи; на фиг. 5- функциональна  схема блока обработки информации на фиг.6 - функциональна  схема блока синхронизации чтени .
Буферное запоминающее устройство (фиг. 1 и 2) содержит накопитель 1, первый счетчик 2 адреса, второй 3 и третий 4 счетчики, регистры с перво-т го 5 по четвертый 8, триггеры с первого 9 по третий 11, дешифраторы 12 адреса управлени , дешифратор 13 адреса выдачи информации, генератор 14 тактовых импульсов, мультиплексор 15,
С5
сп
Јь
оо
СЛ
блок 16 контрол  записи, блок 17 синхронизации записи, блок 18 обработки информации, блок 19 синхронизации чтени , блок 20 сравнени , элементы И с первого 21 по п тый 25, элементы ИЛИ с первого 26 по п тый 30 и элемент НЕ 31.
На фиг. 1 и 2 также обозначены вход 32 начала кадра, вход 33 строчных импульсов, вход ЗА тактовых импульсов , вход 35 синхронизации управлени , входы 36 адреса управлени , входы 37 управлени , входы 38 информации , вход 39 синхронизации выдачи информации, вход 40 адреса выдачи информации , выходы 41 информации.
Блок 16 контрол  записи (фиг. 3) содержит первый 42 и второй 43 счетчики , первый 44, второй 45, третий 46 и четвертый 47 триггеры, первый 48 и второй 49 дешифраторы, блок 50 сравнени , первый 51, второй 52 и третий 53 элементы И, первый 54, второй 55 и третий 56 элементы ИЛИ, элемент НЕ 57, вход 58 начала кадра, вход 59 режима записи, вход 60 строчных импульсов , вход 61 тактовых импульсов, вход 62 установки исходного состо ни , вход 63 установки, выход 64 сбо , выход 65 установки конечного адреса и выход 66 конца записи.
Блок 17 синхронизации записи содержит (фиг. 4) последовательный регистр 67, триггер 68, элементы И с первого 69 по восьмой 76, элемент ИЛИ-НЕ 77, элементы ИЛИ 78-82, элементы ИЛИ-НЕ 83-87, вход 88 тактовых импульсов, вход 89 синхронизации, вход 90 включени  записи, вход 91 установки исходного состо ни , вход 92 сбо , вход 93 конца обработки, вход 94 совпадени , вход 95 режима, вход 96 разрешени , вход 97 конца записи, выход 98 синхронизации записи, выход 99 синхронизации регистров, выход 100 выбора режима и выход 101 управлени  адресом .
Блок 18 обработки информации содержит (фиг. 5) первый 102 и второй 103 мультиплексоры, сумматор 104, п- разр дный элемент НЕ 105, вход 106 порога селекции, первый 107 и второй 108 информационные входы, вход 109 режима обработки информации, выход 110 информации и выход 111 разрешени  записи.
Блок 19 синхронизации чтени  (фиг. 6) содержит последовательный
0
0
5
0
5
0
5
регистр 112, первый 113 и второй 114 элементу И, элемент ИЛИ 115, элементы НЕ с первого 116 по третий 118, вход 119 синхронизации, вход 120 управлени  чтением, вход 121 установки исходного состо ни , вход 122 режима чтени , выход 123 синхронизации регистров и выход 124 синхронизации
чтени . I
Буферное запоминающее устройство может работать в режиме записи и в режиме чтени  (выдачи) информации. Алгоритм работы устройства в режиме записи информации заключаетс  в следующем . При приеме первой посылки информации значение каждого информационного слова J сравниваетс  с значением заданного перед началом работы кода порога селекции Р. Если выполн етс  условие Р, то информационное слово J , записываетс  в на- ii
копитель вместе со своим пор дковым номером по одному и тому же адресу. После приема информации первой посылки в накопителе оказываетс  некоторое количество К информационных слов и их пор дковых номеров, размещенных в адресах с нулевого по (К-1)-й в пор дке возрастани  их пор дковых номеров. При приеме информации второй посылки одновременно с приемом первого информационного слова J. из  чейки пам ти накопител  с нулевым адресом считываетс  информаци  J. (где j - пор дковый номер данного слова). Если пор дковый номер информационного слова J,, не совпадает с пор дковым номером поступившего информационного слова второй посылки, то последн   игнорируетс  до тех пор, пока на вход устройства не поступит информационное слово . После этого результат вычитани  J : - J2. записываетс  в накопитель по тому /.се адресу, где находилось слово J(j. Затем считываетс  слово J,| (j + а), где (j + а)- пор дковый номер очередного слова информации J , наход щегос  в  чейке пам ти со следующим адресом, и при поступлении слова J(j + а) в эту же  чейку пам ти заноситс  результат J(j + а) JA(j + а) - Je(j + а). И так до окончани  приема второй посылки информации, после чего в пам ть накопител  будут записаны К слов информации Jx и их пор дковые номера. На этом режим записи информации завершаетс .
10
Работа предлагаемого устройства в I
режиме чтени  (выдачи) информации заключаетс  в последовательной вьщаче по запросам внешнего устройства ин- Аормации J; и ее пор дкового номера. При переводе устройства в режим чтени  устройство готово к выдаче информации из  чейки накопител  с нулевым адресом. При поступлении запроса по первому адресу выдачи информации из устройства выдаетс  значение Ji из нулевого адреса накопител , а при поступлении запроса по второму адресу выдачи информации выдаетс  пор дковый 15 номер j выданной ранее информации, после выдачи которого устройство считывает информацию из  чейки накопител  со следующими номерами и готово к поступлению-следующих запросов на выдачу информации. Указанна  последовательность действий выполн етс  до окончани  выдачи всей информации, наход щейс  в накопителе.
20
информации первой посыпки. На выходе первого разр да устанавливаетс  единичный сигнал, определ ющий работу устройства в режиме записи. На выходе второго разр да, определ ющего работу устройства в режиме чтени  (выдачи) информации устанавливаетс  нулевой сигнал, блокирующий работу блока 19 синхронизации чтени . На выходе третьего разр да регистра 5, задающего устройству режим записи первой либо второй посылки информации, установитс  нулевой сигнал, определ ющий работу устройства в первом режиме обработки информации. На выходе остальных разр дов регистра, определ ющих заданный дл  данного цикла записи код порога селекции, установ тс  соответствующие значени  сигналов. Единичный сигнал с выхода первого разр да регистра 5 поступает на вход режима записи блока 16 контрол  записи и разрешает его работу и на D-вход триггеПосле выдачи напр жени  питани  на 25 ра 9. Этим же сигналом через элементы устройство начинает работать генера- 11С 1 и ИЛИ 30 разрешаетс  работа
триггеров 9 и 10. При поступлении сигнала на вход 32 начала кадра триггер 9 устанавливаетс  в единицу, а блок 16 контрол  записи начинает контролировать количество и последовательность поступлени  сигналов строчных и тактовых импульсов на входы 33 и 34 устройства соответственно. Первый импульс на входе 33 строчных импульсов установит триггер 10 в единицу, который нулевым сигналом со своего инверсного выхода, поступающим на вход включени  записи блока 17 синхронизации записи, разрешает его работу, а единичным сигналом с пр мого выхода разрешает прохождение тактовых импульсов через элемент И 24 на входы тактовых импульсов блоков контрол  записи 16 и синхронизации записи 17. Блок 17 синхронизации записи запускаетс  в паузе между первым и вторым тактовыми импульсами. Первый импульс синхронизации записи на соответствующем выходе блока 17 через элемент ИЛИ 26 поступает на синхровход накопител  1 при наличии нулевого сигнала на выходе выбора режима блока, который , поступа  на вход выбора режима накопител , переводит последний в режим чтени  из него информации. Считываема  в данный момент из накопител  неопределенна  информаци  записываетс  по импульсу на выходесинхронйзатор 14 тактовых импульсов и на входы синхронизации блоков контрол  записи 1 6 и синхронизации чтени  19 начинают поступать синхронизирующие им- пульсы.
Работа устройства в режиме записи начинаетс  с подачи на вход 37 шины управлени  устройства управл ющего слова в сопровождении соответствую- щей комбинации сигналов на входе 36 адреса управлени  устройства, котора  вызывает по вление на выходе дешифратора 12 адреса управлени  сигнала, разрешающего прохождение сигнала с входа 35 синхронизации устройства через элемент И 21 на С-вход регистра 5, по которому происходит запись управл ющего слова в регистр. Этот же сигнал с выхода элемента И 21 посту- пает на R-входы счетчика 2 адреса, счетчика 4, счетчика 3 и входы установки исходного состо ни  блоков контрол  записи 16, синхронизации записи 17, синхронизации чтени  19, а также через элемент ИЛИ 30 - на R-входы триггеров 9 и 10 и приводит их в исходное состо ние. Состо ние регистров 6 - 8 и счетчика 3 на момент начала работы на работу устройства не вли - ет. Запись управл ющего слова в регистр 5 устанавливает на выходах его разр дов значение сигналов, определ ющих работу устройства в режиме записи
5
0
информации первой посыпки. На выходе первого разр да устанавливаетс  единичный сигнал, определ ющий работу устройства в режиме записи. На выходе второго разр да, определ ющего работу устройства в режиме чтени  (выдачи) информации устанавливаетс  нулевой сигнал, блокирующий работу блока 19 синхронизации чтени . На выходе третьего разр да регистра 5, задающего устройству режим записи первой либо второй посылки информации, установитс  нулевой сигнал, определ ющий работу устройства в первом режиме обработки информации. На выходе остальных разр дов регистра, определ ющих заданный дл  данного цикла записи код порога селекции, установ тс  соответствующие значени  сигналов. Единичный сигнал с выхода первого разр да регистра 5 поступает на вход режима записи блока 16 контрол  записи и разрешает его работу и на D-вход триггера 9. Этим же сигналом через элементы 11С 1 и ИЛИ 30 разрешаетс  работа
триггеров 9 и 10. При поступлении сигнала на вход 32 начала кадра триггер 9 устанавливаетс  в единицу, а блок 16 контрол  записи начинает контролировать количество и последовательность поступлени  сигналов строчных и тактовых импульсов на входы 33 и 34 устройства соответственно. Первый импульс на входе 33 строчных импульсов установит триггер 10 в единицу, который нулевым сигналом со своего инверсного выхода, поступающим на вход включени  записи блока 17 синхронизации записи, разрешает его работу, а единичным сигналом с пр мого выхода разрешает прохождение тактовых импульсов через элемент И 24 на входы тактовых импульсов блоков контрол  записи 16 и синхронизации записи 17. Блок 17 синхронизации записи запускаетс  в паузе между первым и вторым тактовыми импульсами. Первый импульс синхронизации записи на соответствующем выходе блока 17 через элемент ИЛИ 26 поступает на синхровход накопител  1 при наличии нулевого сигнала на выходе выбора режима блока, который , поступа  на вход выбора режима накопител , переводит последний в режим чтени  из него информации. Считываема  в данный момент из накопител  неопределенна  информаци  записываетс  по импульсу на выходесинхронйза716
ции регистров в регистры 7 и 8. Эта информаци  на работу устройства вли ни  не оказывает, так как информаци  из регистра 7 поступает на вторые информационные входы блока 18 обработки информации, информаци  из которых при записи первой информационной посыпки не используетс  в процессе его обработки , а информаци  с выхода регистра 8 поступает на закрытые входы вто- рого канала мультиплексора 15. Этим же импульсом синхронизации регистров информационное слово с входа 38 устройства записываетс  в регистр 6, а содержимое счетчика 4 увеличиваетс  на единицу, т.е. становитс  равным пор дковому номеру информационного слова. Блок 18 обработки сравнивает число на первом информационном входе, соответствующее значению первого ин- формационного слова и значению кода на входе порога селекции. Если выпол
н етс  соотношение P, то на выходе разрешени  записи блока 18 по вл етс  сигнал, который поступает на одноименный вход блока 17 синхронизации записи и разрешает формирование второго импульса на выходе синхронизации записи блока и единичного
0
5
не выполн етс , то отсутствие сигнала разрешени  записи на выходе блока 18 обработки информации запрещает формирование сигналов выбора режима и управлени  адресом и второго импульса синхронизации записи на выходах блока 17 синхронизации записи информации в накопитель, и перевода счетчика 2 адреса не происходит.
Аналогичным образом устройство работает в последующих тактах поступлени  информации. При поступлении на устройство последнего тактового импульса последней строки и поступлении на вход установки блока 16 контрол  записи импульса с выхода синхронизации регистров блока 17 синхронизации записи на выходе установки конечного адреса блока 16 контрол  записи по витс  импульс, поступающий на вход параллельной записи вычитающего счетчика 3, и его содержимое станет равным содержимому счетчика 2 адреса, т.е. в него перепишетс  код последнего адреса накопител , по которому была записана информаци  при приеме информации первой посыпки. По заднему фронту этого же импульса на выходе конца записи блока 16 контрол  запи
35
40
сигнала на выходе выбора режима этого 30 си по витс  сигнал, который поступает на одноименный вход блока 17 синхронизации записи и блокирует его работу при дальнейшем поступлении тактовых импульсов на вход 34 устройства . На этом завершаетс  запись информации первой посылки. Этот же сигнал конца записи поступает на вход одного из разр дов первого канала мультиплексора 15. Б процессе выполнени  записи информации после получени  командного слова по шине 37 управлени  устройством на устройство с произвольным интервалом времени поступают на вход 40 адреса выдачи информации кодовые комбинации, вызывающие по вление единицы на первом выходе дешифратора 13, котора разрешает прохождение сигнала с входа 39 синхронизации выдачи информации через элементы И 22 и ИЛИ 29 на вход разрешени  мультиплексора 15, в результате чего, поскольку сигнал на его адресном входе отсутствует, открываетс  первый канал мультиплексора и на выходе устройства по вл етс  информаци  о состо нии устройства. При работе устройства в режиме записи первой посыпки информации контролю подлежат только те разр ды выходной информации, котоже блока. Сигнал выбора режима поступает на соответствующий вход накопител  и переводит его в режим записи информации. По сигналу синхронизации записи информационное слово с выхода блока 18 обработки информации переписываетс  в накопитель одновременно с его пор дковым номером этого слова, поступающим с выхода счетчика 4, по адресу, определ емому состо нием счетчика 2 адреса. Затем импульсом с выхода управлени , адреса блока 17 синхронизации записи, который поступает через элемент ИЛИ 27 на С-вход счетчика 2 адреса, содержимое этого счетчика увеличиваетс  на единицу.
Вычитающий счетчик 3 по этому же импульсу также измен ет свое состо ние , однако, так как он не устанавливалс  в исходное состо ние, состо ние сигнала на его выходе заема остаетс  неопределенным, что не вли ет на работу устройства, поскольку указанный сигнал поступает на вход сигнала концы обработки блока 17 синхронизации записи, который при записи первой посылки информации блокируетс  нулевым сигналом на входе режиме обработки этого блока. Если соотношение Л „ Р
45
50
55
рые отражают наличие или отсутствие
сигналов конца записи, сбо  и переполнени  счетчика адреса.
По вление в разр де, соответствующем сигналу крица записи, единицы соответствует окончанию записи.
Если в процессе записи произошло нарушение количества либо последовательности поступлени  строчных и тактовых импульсов на входах 33 и 34 устройства, то на выходе сбо  блока
16контрол  записи по витс  сигнал, по которому блокируетс  работа блока
17синхронизации записи и прекращаетс  прием информации, и на выходе 41 в соответствующем разр де по витс  единичный сигнал, сообщающий о сбое в приеме информации.
Если в процессе записи информации первой посыпки в ней окажетс  такое количество информационных слов, значение которых P, что емкости накопител  не хватит дл  их размещени , то при переполнении счетчика 2 адреса на его выходе переноса по витс  единичный сигнал, который разрешит , установку триггера 11 по следующему импульсу управлени  адресом на выходе блока 17 синхронизации записи в единицу , и в соответствующем разр де выходной информации по витс  единица - сообщение об аварийном переполнении пам ти.
Перед приемом информации второй посыпки на входы 37 шины управлени  поступает управл ющее слово в сопровождении адресных сигналов на входе 36 и сигнала синхронизации управлени  на входе 35 устройства и записываетс  регистр 5 аналогично описанному. Значение разр дов управл ющего слова соответствует значению разр дов управл ющего слова при приеме информации первой посыпки за исключением того, что в третьем разр де, определ ющем режим обработки информации (прием первой или второй информационной посыпки ) , устанавливаетс  единица, а значение разр дов кода порога селекции может быть любым, так как этот код при приеме информации второй посыпки в ее обработке не участвует. Сигнал с выхода элемента И 21, по которому записываетс  управл ющее слово в регистр 5, как и в первом режиме записи устанавливает все функциональные узлы устройства, кроме счетчика 3 и регистров 6 - 8, в исходное состо 
5
0
5
0
5
0
5
0
5
ние. В счетчике 3 остаетс  записанным код адреса последней  чейки накопител , в которую была занесена информаци  при записи первой информационной посылки, а состо ние регистров 6 - 8 на работу устройства не вли ет. Работа устройства при приеме информации второй посыпки аналогична его работе при приеме информации первой посыпки.
Информаци  второй посылки поступает на вход 38 устройства так же, как и информаци  первой посылки. Работа устройства при приеме информации первой посылки,за исключением того, что единичный сигнал с выхода третьего разр да регистра 5 поступает на входы рекима обработки информации блоков синхронизации записи 17 и обработки информации 18 и переводит их во второй режим обработки информации.
После поступлени  первого информационного слова на вход 38 устройства на выходе синхронизации записи блока 17 синхронизации записи по вл етс  сигнал, по которому происходит считывание информации из нулевого адреса накопител  1, так как накопитель находитс  в режиме считывани  информации из-за наличи  на его входе выбора режима нулевого сигнала с одноименного выхода блока 17 синхронизации записи. Затем на выходе синхронизации регистров этого же блока по вл етс  импульс , по которому в регистр 6 записываетс  первое слово второй посылки, а в регистры 7 и 8 - содержимое  чейки накопител  с нулевым адресом - первое слово из первой посылки, значение которого превысило значение порога селекции, и его пор дковый номер . Этим импульсом содержимое счетчика 4 увеличиваетс  на единицу. Если значение содержимого счетчика 4 и регистра 8 совпадают, то на выходе блока 20 сравнени  по вл етс  единичный сигнал, который поступает на вход совпадени  блока 17 синхронизации записи . Содержимое регистров 6 и 7 поступает на первый и второй информационные входы блока 18 обработки информации , на выходе которого по вл - етс  разность значений соответствую-, щих слов из первой и второй посылки. Поступление сигнала на вход совпадени  блока 17 синхронизации записи ,
разрешает формирование на его выхода единичных сигналов выбора режима, который переводит накопитель 1 в режим записи, и синхронизации записи, по которому в накопитель по нулевому адресу записываетс  в разр ды информации разигость информационных слов с выхода блока 18 обработки информации а с выходов счетчика 4 в разр ды пор дкового номера повторно записываетс  (подтверждаетс ) пор дковый номер слова.
Этот же сигнал на входе совпадени  блока 17 синхронизации записи
разрешает формирование сигнала управ лени  адресом, который увеличивает содержимое счетчика 2 адреса на единицу , а содержимое счетчика 3 уменьшает на единицу.
Если пор дковый номер поступившег слова второй посылки и пор дковый номер слова первой посылки, переписанный в регистр 8 из накопител  1, не совпадают, то на выходе блока 20 сравнени  остаетс  нулевой сигнал, который, пбступа  на вход совпадени  блока 17 синхронизации записи, блокирует формирование сигналов синхронизации записи, выбора режима и управлени  адресом и записи полученной разности с выхода блока 18 обработки информации в накопитель 1 не происходит , а счетчик 2 адреса и счетчик 3 не измен ют своего содержимого и при поступлении второго информационного слова второй посыпки из накопител  1 в регистры 7 и 8 вновь будет записан содержимое  чейки пам ти накопител  с нулевым адресом. Если в текущем такте работы устройства в накопитель записывалась разность информационных слов (т.е. пор дковые номера совпали ) , то в следующем такте работы при поступлении очередного слова будет считано дл  сравнени  пор дковых номеров содержимое следующей в пор дке возрастани  адреса  чейки накопител 
Аналогичным образом устройство работает в последующих тактах поступлени  информации второй посылки до тех пор, пока содержимое счетчика 3 не станет равным нулю, а содержимое счетчика 2 адреса не примет значение последнего адреса  чейки пам ти, в
которой была записана информаци  пер- 55 ства устанавливаютс  в исходное соевой посылки. В этом случае на выходе заема счетчика 3 по витс  сигнал, который , поступа  на вход конца обработки блока 17 синхронизации записи,
то ние, за исключением счетчика 3, в котором сохран етс  код адреса последней  чейки накопител , в которую была занесена информаци , и регистро
счетчике
блокирует его работу, и, как следствие , запись информации в накопитель 1 и перевод счетчика 2 адреса прекращаютс , несмотр  на поступление информации на вход 38 устройства.
Работа блока 16 контрол  записи при приеме информации второй посыпки абсолютно аналогична его работе при приеме информации первой посыпки. После поступлени  на устройство последнего тактового импульса последней строки из блока 16 контрол  записи он формирует на выходе установки конечного адреса сигнал, по которому в
5
0
счетчике
0
5
0
5
0
3 переписываетс  содержимое счетчика 2 адреса, а на выходе конца записи зтого же блока по вл етс  единичный сигнал конца записи, который поступает на вход разр да первого канала мультиплексора 15. На этом запись второй посылки информации завершаетс  .
Если в процессе приема информации второй посылки произошло нарушение количества либо последовательности поступлени  строчных или тактовых импульсов , то блок 16 контрол  записи также, как и при приеме информации первой посылки, может формировать сигнал сбо , по которому прекращаетс  работа устройства, и в соответствующем разр де выходной информации на выходе 41 устройства формируетс  сигнал единицы. Контроль за работой устройства в этом режиме осуществл етс  так хе, как и при приеме информации первой посыпки, путем спроса информации на выходе 41 устройства по первому адресу выдачи информации, подачей соответствующих сигналов на входы синхронизации выдачи 39 информации и адреса выдачи 40 информации. В режиме приема информации второй посылки контролю подлежат только те разр ды выходной информации, которые соответствуют сигналам сбо  и конца записи.
После по влени  сигнала конца записи на входы 37 шины управлени  поступает новое управл ющее слово в сопровождении сигналов на входах адреса управлени  36 и синхронизации управлени  35, которое записываетс  в регистр 5 аналогично описанному. При этом все функциональные узлы устройства устанавливаютс  в исходное соето ние , за исключением счетчика 3, в котором сохран етс  код адреса последней  чейки накопител , в которую была занесена информаци , и регистров
1316
6-8, состо ние которых не вли ет на работу устройства. Значение всех разр дов управл ю1чего слова, записанного в регистр 5, безразлично, за исключением первого разр да, значение кото- рого равно нулю, и второго, определ ющего перевод устройства в режим чтени  (выдачи) из него информации, значение которого равно единице.
После записи управл ющего слова устройство готово к выдаче информации . Наличие нулевого сигнала в первом разр де регистра 5 блокирует работу блока 16 контрол  записи, устанавливает в исходное состо ние триг- геры 9 и 10 и единичным сигналом с инверсного выхода триггера 10 блокирует работу блока 17 синхронизации записи, в результате чего на входе выбора режима накопител  1 устанавли- ваетс  нулевой сигнал, разрешающий выполн ть только считывание из него информации.
Поступление единичного сигнала с выхода второго разр да регистра 5 на вход режима чтени  блока 19 синхронизации чтени  разрешает его работу и на его выходе синхронизации чтени  по вл етс  сигнал, по которому из накопител  1 происходит считывание ин- формации из  чейки пам ти с нулевым адресом, так как счетчик 2 адреса пока находитс  в исходном состо нии, и по сигналу на выходе синхронизации регистров этого же блока считанна  из накопител  1 информаци  записываетс  в регистры 7 и 8, после чего блок синхронизации чтени  переходит в режим ожидани . Задним фронтом сигнала с выхода синхронизации чтени  (после записи информации в регистры
7и 8) содержимое счетчика 2 адреса увеличиваетс , а счетчика 3 уменьшаетс  на единицу, и H.I адресные входы накопител  1 поступает адрес следую- щей  чейки пам ти, подготавлива  его
к следуютемv чтению информации с задержкой L. VUT относительно управл ющего слова, выданного по шине управлени  на устройство. На вход 40 адреса выдачи информации поступает перва  адресна  комбинаци , разрешающа  прохождение сигнала с входа 39 синхронизации выдачи через элементы И 22 и ИЛИ 29 на вход разрешени  мультиплексора 15, на адресном входе которого присутствует нулевой сигнал.
8результате этого открываетс  первый канал мультиплексора и на выход 41
0 5 0
5
,-
0
7514
устройства проходит информаци  ит рг- гистра 7, представл юща  собой разность 1-х слов двух информационных посылок J J,,; - J2j .
Затем на вход 40 устройства поступает втора  адресна  комбинаци , котора  вызывает по вление единичного сигнала на втором выходе дешифратора 13, в результате чего на адресном входе мультиплексора 15 устанавливаетс  единичный сигнал, а сигнал с входа 39 синхронизации выдачи информации через элемент И 23 поступает на вход управлени  чтением блока синхронизации чтени  и через элемент ИЛИ 29 на вход разрешени  мультиплексора 5. В результате этого открываетс  второй канал мультиплексора 15 и на выход 41 устройства проходит информаци  из регистра 8, представл юща  собой пор дковый номер информационных слов первой и второй посыпок, результат обработки которых был выдан ранее.
Сигнал на вход е управлени  чтением блока 19 синхронизации чтени  устанавливает его в исходное состо ние и после сн ти  этого сигнала блок синхронизации чтени  повтор ет цикл формировани  на своих выходах синхронизации чтени  и синхронизации регистров сигналов, по которым информаци  из следующей  чейки пам ти накопител  1 переписываетс  в регистры 7 и 8.
Аналогичным образом продолжаетс  работа устройства при выдаче информации до тех пор, пока содержимое счетчика 2 адреса не станет равным значению кода адреса последней  чейки накопител  1, в которую была занесена информаци  при записи, а содержимое счетчика 3 равным нулю.
Сигнал с выхода заема счетчика 3 через элемент И 25, открытый сигналом с выхода второго разр да регистра 5, поступит на вход соответствующего разр да первого канала мультиплексора 1 5 и будет выдан на выход 41 устройства при выдаче результата обработки информации, наход щейс  в последней зан той  чейке пам ти накопител  1. По вление указанного сигнала свидетельствует об окончании выдачи информации из устройства. После по влени  сигнала об окончании выдачи информации из устройства считываетс  пор дковьй номер последнего результата обработки информации, на этом работа устройства по приему, обработке и выдаче информации завершаетс .
ормула изобретени 
Буферное запоминающее устройство, одержащее дешифратор адреса управлени  , входы которого  вл ютс  входами адреса управлени  устройства, а выод подключен к первому входу первого элемента И, второй вход которого  в етс  входом синхронизации управлени  устройства, а выход соединен с входом сброса первого счетчика, входами установки в исходное состо ние блока контрол  записи, блока синхронизации записи и блока синхронизации тени  и с синхровходом первого регистра , информационные входы которого  вл ютс  входами управлени  устройства , а первый выход подключен к информационному входу первого триггера и к входу режима записи блока контрол  записи, второй выход первого регистра соединен с входом режима чтени  блока синхронизации чтени , синхровход первого триггера  вл етс  входом начала кадра устройства и подключен к одноименному входу блока контрол  записи, выход первого триггера соединен с информационным входом второго триггера, синхровход которого подключен к входу строчных импульсов блока контрол  записи и  вл етс  одноименным входом устройства, выходы сигналов сбо  и конца записи блока контрол  записи соединены с одноименными входами блока синхронизации записи и с информационными входами соответствующих разр дов первой группы мультиплексора, входы синхронизации блока синхронизации записи и блока инхронизации чтени  подключены к выходу генератора тактовых импульсов, дешифратор адреса выдачи информации, входы которого  вл ютс  входами адреса выдачи информации устройства, а первый и второй выходы соединены соответственно с первыми входами второго и третьего элементов Hs вторые , входы которых  вл ютс  входом синхронизации выдачи информации устройства, второй регистр, информационные входы которого  вл ютс  входами информации устройства, накопитель, выходы первой группы которого .соединены с информационными входами третьего регистра, синхровход которого соединен с синх- овходом четвертого регистра, выходы оторого подключены к информационным входам второй группы мультиплексора, выходы которого  вл ютс  информацион
0
5
0
5
0
5
0
5
ными выходами устройства, выходы третьего регистра соединены с информационными входами соответствующих разр дов первой группы мультиплексора, инверсный выход второго триггера подключен к входу включени  блока записи , выход синхронизации записи которого соединен с первым входом первого элемента ИЛИ, второй вход которого подключен к выходу синхронизации чтени  блока синхронизации чтени , выход управлени  адресом блока синхронизации записи подключен к первому входу второго элемента ИЛИ, выходы первого счетчика соединены с адресными входами накопител , один из информационных входов первой группы мультиплексора подключен к выходу третьего триггера, четвертый и п тый элементы И, третий, четвертый и п тый элементы ИЛИ и элемент НЕ, отличающеес  тем, что, с целью упрощени  устройства за счет уменьшени  объема хранимой информации j в устройство введены второй и третий счетчики, блок обработки информации и блок сравнени , причем третий выход первого регистра подключен к входам режима блока синхронизации записи и блока обработки информации , выходы группы первого регистра соединены с входами кода порога селекции блока обработки информации, информационные входы первой и второй групп которого подключены к выходам соответственно второго и третьего регистров , а информационные выходы и выход разрешени  записи соединены соответственно с информационными входами первой группы накопител  и входом разрешени  блока синхронизации записи , выход установки конечного адреса блока контрол  записи подключен к управл ющему входу второго счетчика, информационные входы которого соединены с адресными входами накопител , а выход заема подключен к входу конца обработки блока синхронизации, выход синхронизации регистров которого соединен с синхровходами второго регистра и третьего счетчика, с входом установки блока контрол  записи и с первым входом третьего элемента ИЛИ, выход которого соединен с синхровхо- дом четвертого регистра, информационные входы которого подключены к выходам второй группы накопител , информационные входы второй группы которого соединены с выходами третьего
счетчика и с входами перпой группы блока сравнени , входы второй группы которого подключены к выходам четвертого регистра, а выход соединен с входом совпадени  блока синхронизации записи, выход выбора режима которого подключен к одноименному входу накопител , синхровход которого соединен с выходом первого элемента ИЛИ, второй вход третьего элемента ИЛИ подключен к выходу синхронизации регистров , вход управлени  которого соединен с выходом третьего элемента И и с первым входом четвертого элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, а выход соединен с входом выборки мультиплексора , адресный вход которого подключен к первому входу третьего элемента И, второй вход первого элемента ИЛИ соединен с вторым входом второго элемента ИЛИ, выход которого соединен с синхровходами третьего триггера, первого и второго счетчиков, выход переноса первого счетчика подключен
зг
5
0
5
к информационному входу третьего триггера, вход сброса которого соединен с выходом первого элемента И, с входом сброса третьего счетчика и с первым входом п того элемента ИЛИ, выход которого подключен к входам сброса первого и второго триггеров, а второй вход соединен с выходом элемента НЕ, вход которого подключен к первому выходу первого регистра, пр мой выход второго триггера соединен с первым входом четвертого элемента И, второй вход которого  вл етс  входом тактовых импульсов устройства, а выход подключен к входам тактовых импульсов блока контрол  записи и блока синхронизации записи, второй выход первого регистра соединен с первым входом п того элемента И, второй вход которого подключен к выходу заема второго счетчика, а выход соединен с. соответствующим информационным входом первой группы мультиплексора .
Фиг. 5

Claims (1)

  1. Формула изобретения
    Буферное запоминающее устройство; содержащее дешифратор адреса управления, входы которого являются входами 5 адреса управления устройства, а выход подключен к первому входу первого элемента И, второй вход которого является входом синхронизации управления устройства, а выход’ соединен с входом сброса первого счетчика, входами установки в исходное состояние блока контроля записи, блока синхронизации записи и блока синхронизации чтения и с синхровходом первого регистра, информационные входы которого являются входами управления устройства, а первый выход подключен к информационному входу первого триггера и к входу режима записи блока ^0 контроля записи, второй выход первого регистра соединен с входом режима чтения блока синхронизации чтения, синхровход первого триггера является входом начала кадра устройства* и подключен к одноименному входу блока контроля записи, выход первого триггера соединен с информационным входом второго триггера, синхровход которого подключен к входу строчных импульсов 30 блока контроля записи и является одноименным входом устройства, выходы сигналов сбоя и конца записи блока контроля записи соединены с одноименными входами блока синхронизации за- 35 писи и с информационными входами соответствующих разрядов первой группы мультиплексора, входы синхронизации блока синхронизации записи и блока синхронизации чтения подключены к вы- 40 ходу генератора тактовых импульсов, дешифратор адреса выдачи информации, входы которого являются входами адреса выдачи информации устройства, а первый и второй выходы соединены со- 45 ответственно с- первыми входами второго и третьего элементов И, вторые , входы которых являются входом синхро-, низации выдачи информации устройства, второй регистр, информационные входы 50 которого являются входами информации устройства, накопитель, выходы первой группы которого/соединены с информа. ционными входами третьего регистра, синхровход которого соединен с синх- 55 ровходом четвертого регистра, выходы которого подключены к информационным входам второй группы мультиплексора, , выходы которого являются информацион ными выходами устройства, выходы третьего регистра соединены с информационными входами соответствующих разрядов первой группы мультиплексора, инверсный выход второго триггера подключен к входу включения блока записи, выход синхронизации записи которого соединен с первым входом первого элемента ИЛИ, второй вход которого подключен к выходу синхронизации чтения блока синхронизации чтения, выход управления адресом блока синхронизации записи подключен к первому входу второго элемента ИЛИ, выходы первого счетчика соединены с адресными входами накопителя, один из информационных: входов первой группы мультиплексора подключен к выходу третьего триггера, четвертый и пятый элементы И, третий, четвертый и пятый элементы ИЛИ и элемент НЕ, о т-. ли чающееся тем, что, с целью упрощения устройства за счет уменьшения объема хранимой информации, в устройство введены второй и третий счетчики, блок обработки информации и блок сравнения, причем третий выход’ первого регистра подключен к входам режима блока синхронизации записи и блока обработки информации, выходы группы первого регистра соединены с входами кода порога селекции блока обработки информации, информационные входы первой и второй групп которого подключены к выходам соответственно второго и третьего регистров, а информационные выходы и выход разрешения записи соединены соответственно с информационными входами первой группы накопителя и входом разрешения блока синхронизации записи, выход установки конечного адреса блока контроля записи подключен к управляющему входу второго счетчика, информационные входы которого соединены с адресными входами накопителя, а выход заема подключен к входу конца обработки блока синхронизации, выход синхронизации регистров которого соединен с синхровходами второго регистра и третьего счетчика, с входом установки блока контроля записи, и с , первым входом третьего элемента ИЛИ, выход которого соединен с синхровходом четвертого регистра, информационные входы которого подключены к выходам второй группы накопителя, информационные входы второй группы которого соединены с выходами третьего
    I 7 счетчика и с входами первой группы блока сравнения, входы второй группы которого подключены к выходам четвертого регистра, а выход соединен с входом совпадения блока синхронизации $ записи, выход выбора режима которого подключен к одноименному входу накопителя, синхровход которого соединен с выходом первого'элемента ИЛИ, второй вход третьего элемента ИЛИ подключен к выходу синхронизации регистров, вход управления которого соединен с выходом третьего элемента И и с первым входов четвертого элемента * ИЛИ, второй вход которого подключен к выходу второго элемента И, а выход соединен с входом выборки мультиплексора, адресный вход которого подключен к первому входу третьего элемента И, второй вход первого элемента ИЛИ соединен с вторым входом второго элемента ИЛИ, выход которого соединен с синхровходами третьего триггера, первого и второго счетчиков, выход 25 переноса первого счетчика подключен к информационному входу третьего триггера, вход сброса которого соединен с выходом первого элемента И, с входом сброса третьего счетчика и с первым входом пятого элемента ИЛИ, выход которого подключен к входам сброса первого и второго триггеров, а второй вход соединен с выходом элемента НЕ, вход которого подключен к первому выходу первого регистра, прямой выход второго триггера соединен с первым входом четвертого элемента И, второй вход которого является входом тактовых импульсов устройства, а выход подключен к входам тактовых импульсов блока контроля записи и блока синхронизации записи, второй выход первого регистра соединен с первым входом пятого элемента И, второй вход которого подключен к выходу заема второго счетчика, а выход соединен с. соответствующим информационным входом первой группы мультиплексора.
    V ΰ L 49 =0 50 с R с „43 =0
    (риг4
    Фиг. 5
SU894704233A 1989-06-14 1989-06-14 Буферное запоминающее устройство SU1654875A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894704233A SU1654875A1 (ru) 1989-06-14 1989-06-14 Буферное запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894704233A SU1654875A1 (ru) 1989-06-14 1989-06-14 Буферное запоминающее устройство

Publications (1)

Publication Number Publication Date
SU1654875A1 true SU1654875A1 (ru) 1991-06-07

Family

ID=21453743

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894704233A SU1654875A1 (ru) 1989-06-14 1989-06-14 Буферное запоминающее устройство

Country Status (1)

Country Link
SU (1) SU1654875A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР I 1119077, кл. С 11 С 19/00, 1984. Авторское свидетельство СССР ( 1559379, кл. G 11 С 19/00, 1990. *

Similar Documents

Publication Publication Date Title
US6493818B2 (en) Technique for pipelining synchronization to maintain throughput across two asynchronous clock domain boundaries
CA1293804C (en) Time switch with a dual memory structure-type control memory
US4755971A (en) Buffer memory for an input line of a digital interface
SU1654875A1 (ru) Буферное запоминающее устройство
US4894821A (en) Time division switching system with time slot alignment circuitry
RU2189698C2 (ru) Способ и устройство для уменьшения времени ожидания на интерфейсе посредством наложения передаваемых пакетов
US5691977A (en) Virtual channel converter and VCC table access method
US3668319A (en) Central command generator for time dependent program controlled functional sequences in telecommunication exchange installations
JPS60159956A (ja) インタ−フエイス制御装置
US6421351B1 (en) Cell phase control device applicable to data of size exceeding fixed length defined in advance with respect to cell length of write pulse signal or read pulse
DK166340B (da) Elektronisk skiftesystem
SU1137474A1 (ru) Устройство дл сопр жени электронной вычислительной машины с абонентом
RU1819116C (ru) Трехканальная резервированная система
JP3063945B2 (ja) 時分割スイッチ制御方式
SU1529238A1 (ru) Многоканальное устройство ввода информации
SU1550525A1 (ru) Устройство дл сопр жени канала св зи с ЭВМ
SU1742823A1 (ru) Устройство дл сопр жени процессора с пам тью
SU1381523A2 (ru) Многоканальное устройство дл сопр жени источников информации с вычислительной машиной
SU1451775A1 (ru) Буферное запоминающее устройство
SU1439601A1 (ru) Устройство дл контрол программ
SU1376093A1 (ru) Устройство дл св зи микропроцессорных модулей с магистралью
SU857967A1 (ru) Устройство сопр жени
SU1642474A1 (ru) Устройство дл контрол последовательности событий
SU1238088A1 (ru) Устройство дл сопр жени электронно-вычислительной машины с абонентом
SU1667087A1 (ru) Устройство дл управлени обменом процессора с пам тью