SU1642474A1 - Устройство дл контрол последовательности событий - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при контроле и наладке сложных цифровых устройств, в частности микропроцессорных систем. Целью изобретени   вл етс  повышение достоверности контрол . Устройство состоит из блока 1 пам ти, схемы 2 сравнени , формирователей 3 и 4 импульсов , элемента И 5, счетчика 6, триггера 7, мультиплексора 8 и переключател  9 о Информаци  с выходов счетчика сравниваетс  6 информацией, поступающей с блока пам ти В результате сравнени  счетчик увеличивает свое значение на единицу0 Схема сравнени  сравнивает очередные значени  счетчика и блока пам ти. Этот алгоритм повтор етс  до тех пор, пока не будет достигнуто значение счетчика , соответствующее заданной длине последовательности, или же не произойдет сброс в начальное состо ние. Устройство может быть запрограммировано на опознание очень длинных цифровых последовательностей, что позвол ет фиксировать перемежающиес  сбойные ошибки, тем самым повышаетс  достоверность контрол , 4 ил

Description

sj

Ј

Изобретение относитс  к вычислительной технике и может быть использовано при контроле и наладке сложных цифровых устройств, в частности микропроцессорных систем

Целью изобретени   вл етс  повышение достоверности контрол  за счет реализации режима отслеживани  данных последовательностей в прохождении программы в контролируемом логическом блоке.

На фиг о 1 представлена блок-схема предлагаемого устройства; на фиг 2 - блок-схема второго формировател  импульсов; на фигс 3 - временные диаграммы работы устройства; на Фиг„ 4 - блок-схема первого формировател  импульсов о

Устройство (фиг о 1) содержит блок 1 пам ти, схему 2 сравнени , первый и второй формирователи 3 и 4 импульсов , элемент И 5, счетчик 6, триггер

Формирователь 3 (фиг. 4) содержит элементы И 18, 19 и 20, элемент НЕ 21 и элементы 22 и 23 задержки7 , мультиплексор 8 и переключатель 9. 25 Формирователь 3 обеспечивает формироваПерва  группа адресных входов блока 1 пам ти соединена с группой входов 10 устройства. Информационна  группа входов 11 логического компаратора соединена с информационной группой входов блока 1 пам ти, группа выходов которого соединена с первой группой входов схемы 2 сравнени . Втора  группа входов схемы 1 сравнени  соединена с группой выходов счетчика 6 и группой адресных входов мультиплексора 8, информационные входы которого могут выборочно подключатьс  к нулевой тине переключателем 9. Управл ющий вход записи/чтени  блока 1 пам ти  вл етс  управл ющим входом 12 устройства. Вход Пуск 13 устройства соединен с входом формировател  3, первым входом формировател  4, первым входом элемента И 5 и нулевым входом триггера 70 Выход формировател  3 соединен с вторым входом формировател  4, первый выход которого соединен с вторым входом элемента И 5 и тактирующим входом счетчика 6, нулевой вход которого соединен с выходом триггера 7 Тактирующий вход триггера 7 соединен с вторым выходом формировател  4. Выход схемы 2 сравнени  соединен с установочным входом триггера 7. Выход мультиплексора 8  вл етс  выходом устройства0 Второй вход формировател  3  вл етс  входом 14 признака достоверности чре30

35

40

45

50

55

ние импульса по переднему фронту сигнала и по заднему фронту сигнала с последующей трансл цией

Устройство работает следующим образом

Устройство имеет два основных режима работы, определ емых сигналом на входе Пуск 13: первый - режим начальной установки (на входе 13 - О), по которому осуществл етс  запись информации соответствующей требуемой логической последовательности в блок 1 пам ти О на входе 13 устанавливает через элемент И 5 вход выборки блока 1 пам ти в состо ние О - разрешаетс  режим записи в блок 1„

Запись производитс  по следующему алгоритму.

На входы 10 устройства подаетс  адрес  чейки пам ти, в которую необходимо записать требуемую информацию, котора  подаетс  на информационную группу входов блока 1 пам  м с входов 11 устройства Адрес и информаци  на входах блока 1 пам ти строби- руетс  импульсом О по входу 12 устройства. Этим импульсом информаци  записываетс  в  чейку блока 1 пам ти Эта процедура повтор етс  до тех пор, пока не будет прописан весь блок 1 пам ти

5

0

са данных контролируемого логического блока. Выход элемента И 5 соединен с выходом выборки блока 1 пам ти „

Формирователь 4 импульсов содержит (фиг. 2) триггер 15, элемент И 16 и элемент 17 задержки. Нулевой вход триггера 15 соединен с входом Пуск 13 устройства, а тактирующий вход - с выходом формировател  3 и первым входом элемента И 16 через элемент 17 задержки, второй вход которого соединен с инверсным выходом и установочным входом триггера 15. Выход элемента И 16 соединен с вторым входом элемента И 5 и тактирующим входом счетчика 6„ Пр мой выход триггера 15 соединен с тактирующим входом триггера 7

Формирователь 3 (фиг. 4) содержит элементы И 18, 19 и 20, элемент НЕ 21 и элементы 22 и 23 задержки5 Формирователь 3 обеспечивает формирова0

5

0

5

0

5

ние импульса по переднему фронту сигнала и по заднему фронту сигнала с последующей трансл цией

Устройство работает следующим образом

Устройство имеет два основных режима работы, определ емых сигналом на входе Пуск 13: первый - режим начальной установки (на входе 13 - О), по которому осуществл етс  запись информации соответствующей требуемой логической последовательности в блок 1 пам ти О на входе 13 устанавливает через элемент И 5 вход выборки блока 1 пам ти в состо ние О - разрешаетс  режим записи в блок 1„

Запись производитс  по следующему алгоритму.

На входы 10 устройства подаетс  адрес  чейки пам ти, в которую необходимо записать требуемую информацию, котора  подаетс  на информационную группу входов блока 1 пам  м с входов 11 устройства Адрес и информаци  на входах блока 1 пам ти строби- руетс  импульсом О по входу 12 устройства. Этим импульсом информаци  записываетс  в  чейку блока 1 пам ти Эта процедура повтор етс  до тех пор, пока не будет прописан весь блок 1 пам ти

Например, дл  адреса: Адрес 00000001 00000100 10000000 11001100 11110000 00011111

восьмиразр дного

Данные

О

1

2

3

4

5

Второй режим работы - поиск заданной последовательности событий0

К входам 10 устройства подключаетс  объект (контролируемое логическое устройство). На вход 12 устройства подаетс  сигнал уровн  1, что обеспечивает работу блока 1 пам ти в режиме чтени  о Согласно временной дирамме , приведенной на фиг. 3, после задани  на входе Пуск 13 1, фор- мирователю 3 разрешена работа. Формирователь 3 по сигналам достоверност адреса (данных, поступающих от контрлируемого устройства на вход 14 (фиг„ Зу, по каждому фронту сигнала формирует импульс На каждый входной импульс по входу 14 формирователь 3 формирует два импульса О, а формирователь 4 - два стробирующих сигнала„ Первый сигнал Вых. 4 (фиг. 3) формируетс  на выходе элемента И 16 (фиг о 2),  вл етс  сигналом выборки блока 1 пам ти и сигналом , по заднему фронту которого

в состо 

(переход из состо ни  О1 нйе 1) происходит инкремент 1 в счетчик 6 о Второй стробирующий сигнал с выхода формировател  4 (фиг о 3) поступает с пр мого выхода триггера 15 на вход триггера 7, который срабатывает по переднему фронту стробирующего сигнала (переход из состо ни  О в состо ние 1)„ Согласно приведенному примеру входна  последовательность событий поступает на адресные входы блока 1 пам ти Этой последовательности соответствует последовательность данных на выходе блока 1 пам ти от 0 с инкрементом до 5о До тех пор, пока на выходе блока 1 пам ти не по витс  значение 0, счетчик 6 заблокирован по входу обнулени , так как триггер 7 первым же тактирующим импульсом (фиг о 3) устанавливаетс  в состо ние На вход 10 поступает комбинаци  соответствующа  значению 00000001. На выходе блока 1 пам ти устанавливаетс  сигнал О, который поступает

20 24746

на первую группу входов схемы 2 сравнени  На вторую группу входов поступает сигнал 0й со счетчика 6. В результате на выходе схемы сравнени  формируетс  сигнал сравнени  - 1, который по синхросигналу (фиг. 3) на тактирующем входе триггера 7 устанавливает его в состо ние 1, тем самым .« снима  блокировку счетчика 6. По заднему фронту сигнала Выход 4 (переход из состо ни  О в состо ние 1) счетчик 6 увеличивает значение на +10 Этот алгоритм работы устрой

ства выполн етс  до тех пор, пока не произойдет нарушение в последовательном инкременте +1 в счетчик 6 из- за того, что блок 1 пам ти выберет значение, не соответствующее заданной последовательности с Згстройство возвращаетс  в исходное состо ние и обнаруживает заданную последовательность заново, мультиплексор ,8 с помощью переключател  9 устанавливает на одном из своих информационных входов сигнал О, Этот сигнал транслируетс  на выход устройства только тогда, когда выполн етс  заданна  последовательность входных событийо

Фор мула изобретени 

Устройство дл  контрол  последовательности событии, содержащее блок пам ти,, триггер, мультиплексор и элемент И, причем выход мультиплексора  вл етс  выходом результата сравнени  устройства, входы адресный, информационный и записи устройства соединены соответственно с входами адресным, информационным и записи блока пам ти,

е с   тем, что, достоверности конт5

0

5

отличаю щ е с целью повышени  рол , в него введены первый и второй формирователи импульсов5 переключатель , счетчик и схема сравнени , причем группа информационных выходов блока пам ти соединены с первой группой схемы сравнени , выход равенства которой соединен с информационным входом триггера, вход запуска устройства соединен с первыми входами элемента И, первого и второго формирователей импульсов и нулевым входом триггера, пр мой выход которого сде- динен с нулевым входом счетчика, группа выходов которого соединена с группой адресных входов мультиплексора и второй группой входов схемы сравнени , информационные входы

мультиплексора через переключатель соединены с шиной нулевого потенциала устройства, выход первого формировател  импульсов соединен с вторым входом второго формировател  импульсов , первый и второй выходы строби- ровани  которого соединены соответственно с тактовым выходом триггера

и вторым входом элемента И, выход которого соединен с входом обращени i блока пам ти, второй выход второго формировател  импульсов соединен со счетным входом счетчика, вход признака достоверности адреса-записи устройства соединен с вторым входом первого формировател  импульсов.

13 ПУСК т

Вых.З

чг

с Гг.

21

22

Т±Г

13 Л УС К

А. Лежнина

ФигЖ

i

Составитель И. Сигалов Техред С.Мигунова

Фиг.7.

Г+Г

19

20

К 6л Л

Корректор С.Шевкун

Claims (1)

1. Формула изобретения

   Устройство для контроля последовательности событий, содержащее блок памяти, триггер, мультиплексор и элемент И, причем выход мультиплексора является выходом результата сравнения устройства, входы адресный, информационный и записи устройства соединены соответственно с входами адресным, информационным и записи блока памяти, отличающееся тем, что, с целью повышения достоверности контроля, в него введены первый и второй формирователи импульсов, переключатель, счетчик и схема сравнения, причем группа информационных выходов .блока памяти соединены с первой группой схемы сравнения, выход равенства которой соединен с информационным входом триггера, вход запуска устройства соединен с первыми входами элемента И, первого и второго формирователей импульсов и нулевым входом триггера, прямой выход которого соединен с нулевым входом счетчика, группа выходов которого соединена с группой адресных входов мультиплексора и второй группой входов схемы спавнения, информационные входы мультиплексора через переключатель соединены с шиной нулевого потенциала устройства, выход первого формирователя импульсов соединен с вторым входом второго формирователя импульсов, первый и второй выходы стробирования которого соединены соответственно с тактовым выходом триггера и вторым входом элемента И, выход которого соединен с входом обращения j блока памяти, второй выход второго $ формирователя импульсов соединен со счетным входом счетчика, вход признака достоверности адреса-записи устройства соединен с вторым входом первого формирователя импульсов»

   13 ПУСК Г

   1— 1 1— -J---- Вых.З - 1_Г~ и · и и ВыхА 1____________ ------1 ”+Г' с Тг. Ί Г - L—___ Г^- 1_____________

   Фиг.З фиг:У

   I