SU1363210A1 - Сигнатурный анализатор - Google Patents

Сигнатурный анализатор Download PDF

Info

Publication number
SU1363210A1
SU1363210A1 SU853994251A SU3994251A SU1363210A1 SU 1363210 A1 SU1363210 A1 SU 1363210A1 SU 853994251 A SU853994251 A SU 853994251A SU 3994251 A SU3994251 A SU 3994251A SU 1363210 A1 SU1363210 A1 SU 1363210A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
group
analyzer
multiplexer
Prior art date
Application number
SU853994251A
Other languages
English (en)
Inventor
Александр Николаевич Бучнев
Евгений Иванович Карпунин
Original Assignee
Предприятие П/Я Р-6052
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6052 filed Critical Предприятие П/Я Р-6052
Priority to SU853994251A priority Critical patent/SU1363210A1/ru
Application granted granted Critical
Publication of SU1363210A1 publication Critical patent/SU1363210A1/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

Изобретение относитс  к вычислительной технике, в частности к устройствам контрол  и диагностики. Целью изобретени   вл етс  расширение функциональных воз12 Синх.. можностей за счет программного задани  интервалов контрол  при выполнении циклических программ. Анализатор содержит генератор 1 импульсов, D-триггер 2, формирователь 3 сигнатур, формирователь строба 4, два блока ассоциативной пам ти 5, 6, счетчик 7, мультиплексор 8, три элемента И 9, 10, И. Анализатор позвол ет отслеживать конкретные циклы при выполнении вложенных подпрограмм нар ду с программным заданием интервалов контрол  в микропроцессорных системах и отслеживать программные интервалы в системах и ЭВМ с совмещенной магистралью адрес-данные. 1 ил. ел со О5 оо ьо

Description

Изобретение относитс  к вычислительной технике, в частности к устройствам контрол  и диагностики, и может быть использовано дл  поиска неисправностей в цифровых устройствах различной степени сложности и назначени .
Целью изобретени   вл етс  расширение функциональных возможностей за счет возможности программного задани  интервалов контрол  при выполнении циклических программ .
На чертеже представлена функциональна  схема сигнатурного анализатора.
Анализатор содержит генератор 1 импульсов , D-триггер 2, формирователь 3 сигнатур, формирователь 4 строба, два блока 5 и 6 ассоциативной пам ти, счетчик 7, мультиплексор 8, три элемента И 9, 10 и 11, вход 12 синхронизации, вход 13 выбора режима анализатора, информационный вход 14, выход 15 «Стоп анализатора .
Сигнатурный анализатор может работать в двух режимах: начальной установки и запуска и сбора сигнатуры.
Начальна  установка. В исходном состо нии на входе 13 логического анализатора поддерживаетс  состо ние лог. «О. Генератор 1 импульсов, получив сигнал разрешени  ; выдает синхросигналы через элемент И 11 на вход счетчика 7. Адресный код с выхода счетчика 7 поступает через мультиплексор 8 на блоки 5 и 6 ассоциативной пам ти дл  занесени  в соответствующие  чейки логических значений нул  или единицы. Блоки 5 и 6 ассоциативной пам ти наход тс  в режиме записи , так как на входе 13 поддерживаетс  состо ние лог. «О. Установка информации производитс  в блоках 5 и 6 ассоциативной пам ти, которые наход тс  в режиме записи, так как на входе 13 поддерживаетс  состо ние лог. «О. Установка информации производитс  в блоках 5 и 6 ассоциативной пам ти переключением соответствующих тумблеров. После заполнени  блоков 5, 6 пам ти в счетчик 7 заноситс  информаци , значение которой соответствует числу повторений квалификаторного слова, которое должно встретитьс  после слова запуска заданное число раз, чтобы сигнатурный анализатор начал сбор сигнатуры .
Режим запуска и сбора сигнатуры определ етс  установкой на управл ющем входе 13 лог. «1. Мультиплексор 8 переключает направление передачи информации. Сигнал с информационной группы входов 14 поступают на адресные входы блоков 5 и 6 ассоциативной пам ти через мультиплексор 8. Генератор 1 импульсов блокируетс . Блок 5 ассоциативной пам ти работает в режиме чтени , управл ющий вход 13 находитс  в состо нии лог. «1. При по влении на первом выходе первого блока 5 ассоциатив
ной пам ти сигнала лог. «1, выход формировател  4 строба установитс  в состо ние лог. «1, разреша  работу в режиме чтени  второму блоку 6 ассоциативной
пам ти, сн в блокировку. По вление на выходе второго блока 6 ассоциативной пам ти сигнала лог. «О вызывает увеличение значени  счетчика 7 на единицу. Этот процесс повтор етс  до тех пор, пока счетчик 7 не переполнитс ; устанавлива  D-триггер 2 в единицу. С этого момента разрешаетс  прохождение синхросигнала со входа 12 устройства на тактирующий вход формировател  сигнатур через элемент И 9. Формирователь сигнатур будет сворачивать
информацию, поступающую с объекта контрол , пока с выхода первого блока 5 ассоциативной пам ти не по витс  сигнал останова - лог. «1. Он установит в нуль D-триггер 2 и формирователь 4 строба , блокиру  поступление тактирующего сигнала на формирователь 3 сигнатур.

Claims (1)

  1. Формула изобретени 
    Сигнатурный анализатор, содержащий генератор импульсов, формирователь строба, три элемента И, мультиплексор, первый блок ассоциативной пам ти и формирователь сигнатур , причем синхровход анализатора подключен к первому входу первого элемента И,
    выход которого подключен к синхровходу формировател  сигнатур, входы установки и сброса формировател  строба соединены соответственно с первым и вторым выходами первого блока ассоциативной пам ти, группа адресных входов которого
    соединена с группой выходов мультиплексора , управл ющий вход которого соединен с входом управлени  чтением/записью первого блока ассоциативной пам ти, первым входом второго элемента И и  вл етс  входом выбора режима анализатора, перва  группа
    информационных входов мультиплексора  вл етс  группой информационных входов анализатора , втора  группа информационных входов мультиплексора объединена с группой информационных входов формировател  сигнатур , выход генератора импульсов соединен с первым входом третьего элемента И, отличающийс  тем, что, с целью расщире- ни  функциональных возможностей за счет обеспечени  возможности программного задани  интервалов контрол  при выполнении
    циклических программ, анализатор содержит счетчик, триггер и второй блок ассоциативной пам ти, группа адресных входов которого соединена с группой выходов мультиплексора, вход чтени  второго блока ассоциативной пам ти соединен с выходом
    формировател  строба и информационным входом триггера, вход записи и выход второго блока ассоциативной пам ти подключены соответственно к управл ющему
    3 13632104
    входу мультиплексора и второму входусоответственно с выходом второго элементретьего элемента И, выход которого сое-, та И и вторым входом первого элединен со счетным входом счетчика, группамента И, второй вход второго элемента И
    разр дных выходов которого соединена ссоединен с входом сброса формировател 
    второй группой информационных входов5 строба и  вл етс  выходом «Стоп аналимультиплексора , выход переполнени  счетчи-затора, вход блокировки генератора имка соединен с синхровходом триггера, ну-пульсов подключен к входу выбора режима
    левой вход и выход которого соединеныанализатора.
SU853994251A 1985-12-23 1985-12-23 Сигнатурный анализатор SU1363210A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853994251A SU1363210A1 (ru) 1985-12-23 1985-12-23 Сигнатурный анализатор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853994251A SU1363210A1 (ru) 1985-12-23 1985-12-23 Сигнатурный анализатор

Publications (1)

Publication Number Publication Date
SU1363210A1 true SU1363210A1 (ru) 1987-12-30

Family

ID=21211543

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853994251A SU1363210A1 (ru) 1985-12-23 1985-12-23 Сигнатурный анализатор

Country Status (1)

Country Link
SU (1) SU1363210A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Кирь нов К. Г. К теории сигнатурного анализа. - Техника средств св зи. Сери РИТ, 1980, № 2, с. 9-11. , Авторское свидетельство СССР № 1140123, кл. G 06 F 11/16, 1983. *

Similar Documents

Publication Publication Date Title
SU1363210A1 (ru) Сигнатурный анализатор
JPH0320776B2 (ru)
SU1649532A1 (ru) Устройство дл поиска чисел
SU1541616A1 (ru) Устройство дл отладки многопроцессорных систем
SU1168958A1 (ru) Устройство дл ввода информации
SU1142822A1 (ru) Таймер
SU1291988A1 (ru) Устройство дл ввода информации
SU1381429A1 (ru) Многоканальное устройство дл программного управлени
SU1660009A1 (ru) Устройство для управления обменом информацией 2
SU1176327A1 (ru) Микропрограммное устройство управлени
SU1280636A1 (ru) Устройство дл отладки программ
SU959078A1 (ru) Микропрограммное устройство управлени
SU1606972A1 (ru) Устройство дл сортировки информации
SU1481713A1 (ru) Устройство дл программного управлени
SU1640697A1 (ru) Устройство дл контрол времени выполнени команд
SU1256181A1 (ru) Умножитель частоты следовани импульсов
SU1084901A1 (ru) Устройство дл контрол блоков пам ти
RU1786483C (ru) Устройство дл ввода информации
SU1660007A1 (ru) Устройство для контроля переходов
SU1176346A1 (ru) Устройство дл определени пересечени множеств
SU1174988A1 (ru) Ассоциативное запоминающее устройство
SU1145335A1 (ru) Распределитель импульсов
RU1798901C (ru) Однотактный умножитель частоты
SU1583744A1 (ru) Устройство дл отладки программ
SU1363221A1 (ru) Устройство дл отладки программ