SU572846A1 - Блок управлени дл запоминающего устройства - Google Patents
Блок управлени дл запоминающего устройстваInfo
- Publication number
- SU572846A1 SU572846A1 SU7602353219A SU2353219A SU572846A1 SU 572846 A1 SU572846 A1 SU 572846A1 SU 7602353219 A SU7602353219 A SU 7602353219A SU 2353219 A SU2353219 A SU 2353219A SU 572846 A1 SU572846 A1 SU 572846A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- address
- counter
- switches
- code
- input
- Prior art date
Links
Landscapes
- Communication Control (AREA)
Description
1
Изобретение относитс к области вычислительной техники, в частности, к запоминающим устройствам типа 2,5Д на ферритовых сердечниках.
Известны блоки управлени дл запоминающего устройства, содержащие адресный регистр , адресно-разр дный регистр, регистр записи и хронизатор 1, 2.
Наиболее близким к данному изобретению вл етс устройство, рассмотренное в работе 2. Недостаток этого устройства заключаетс в невысокой надежности ввиду возможности возникновени б - помехи больщой амплитуды и длительности.
Целью изобретени вл етс повышение надежности работы запоминающего устройства путем снижени уровн б - помех.
Поставленна цель достигаетс тем, что в блок управлени дл запоминающего устройства , содержащий узел синхронизации, вход которого соединен с щипой обращени , а выходы - с регистрами записи, адресиым и адресно-разр диым , кодовые шины адреса и приема числа, введены коммутаторы кодовых шин адреса и приема числа, коммутаторы адреса восстановлени , счетчик обращений и счетчик адреса восстановлени , выходы которого через коммутатор адреса восстановлени подключены к адресно-разр дному регистру, причем вход счетчика обращепий соединен с
щиной обращени ,а выход-со входами управлени счетчика адреса восстановлени и коммутаторов , а кодовые шины адреса и приема числа подключены к ннформациониым входам соответствующих регистров через коммутаторы соответственно адреса и приема числа.
На чертеже представлена блок-схема предлагаемого устройства.
Устройство содержит Ззел 1 синхронизации, регистр записи 2, адресный 3 и адресно-разр дный 4 регистры с соответствующими дешифраторами , коммутатор 5 приема числа, коммутатор 6 кодовых тин адреса и коммутатор 7 адреса восстановлени накопител , счетчик 8 обращени , счетчик 9 адреса восстановлени . Выход нереполнени счетчика 8 обращений подключеи к входам блокировки коммутаторов 6 и 5, к входу узла 1 синхронизации , к входу разблокировки коммутатора 7 и к счетному входу счетчика 9. Кодовый выход счетчика 9 св зан с кодовым входом коммутатора 7. Выходы коммутатора 7 подключены к адресно-разр дному регистру 4. Вход
синхроимпульсов по шине 10 обращений подключен к входу счетчика 8 и к входу узла 1 синхронизации. Коммутаторы 6, 7 включены между регистрами 3, 4 и соответствующими нм кодовыми шинами приема числа 11 и адреса 12.
Регистры записи 2, адресный 3 и адресноразр дный регистры 4 предназначены дл промежуточного хранени числа и его адреса . Коммутаторы кодовых шин адреса 6 и числа 5 предназначены дл блокировки поступлени кода в ЗУ по кодовым шинам числа 11 и адреса 12.
Коммутатор 7 адреса восстановлени предназначен дл разрешени передачи кода адреса восстановлени с кодовых выходов счетчика 9.
Счетчик обраш,ений предназначен дл подсчета количества обращений к ЗУ. Максимальный коэффициент пересчета - коэффициент заполнени определ етс максимальным значением б - помехи, накопленной за
циклов обраЩбНИЙ.
Счетчик адреса восстановлени предназначен дл периодического изменени адреса восстанавливаемой адресно-разр дной координаты . Максимальный коэффициент пересчета счетчика 9 равен количеству адресноразр дных координат в одном разр де ЗУ.
Устройство работает следуюш,им образом.
На вход узла синхронизации и на счетный вход счетчика обрашений поступает синхроимпульс обраш,ени . Поступление синхроимпульса на счетный вход счетчика 8 увеличивает заполнение счетчика на единицу.
Если при этом счетчик 8 не переполн етс , т. е. количество синхроимпульсов не превышает коэффициент заполнени (), то с выхода переполнени счетчика 8 поступает сигнал на входы коммутаторов 5, 6, разрешающий поступление информации с кодовых шин числа И и адреса 12. Одновременно сигнал с выхода переполнени счетчика 8 поступает на вход коммутатора 7 и вход узла синхронизации , в которых, соответственно, запрещает прохождение кода с выходов счетчика адреса восстановлени в адресно-разр дный регистр 4 и выработку строба восстановлени дл накопител . В этом случае ЗУ выполн ет команды, поступившие с машины.
Если при поступлении синхроимпульса счетчик 8 переполн етс , то сигнал переполнени запрещает поступление информации с кодовых шин числа 11 и адреса 12 ЗУ. Одновременно сигнал переполнени , поступа на счетный вход счетчика адреса восстановлени , измен ет состо ние счетчика 9 на единицу и разрешает прохождение кода с выхода данного счетчика на адресно-разр дный регистр 5 через коммутатор 7. Разрешаетс также выработка синхроимпульса узлом синхронизации и происходит восстановление координаты , адрес которой указывает счетчик адреса . Таким образом, производитс последовательное разрушение «т желого кода по всем адресно-разр дным координатам накопител и не допускаетс увеличени б - помех больше допустимых в любой адресно-разр дной координате накопител .
Claims (2)
- Формула изобретениБлок управлени дл запоминающего устройства , содержащий узел синхронизации, вход которого соединен с шиной обращени , а выходы - с регистрами записи, адресным иадресно-разр дным, кодовые шины адреса и приема числа, отличающийс тем, что, с целью повышени надежности блока, он содержит коммутаторы кодовых шин адреса и приема числа, коммутаторы адреса восстановлени , счетчик обращений и счетчик адреса восстановлени , выходы которого через коммутатор адреса восстановлени подключены к адресно-разр дному регистру, причем вход счетчика обращений соединен с шинойобращени , а выход - со входами управлени счетчика адреса восстановлени и коммутаторов , а кодовые шины адреса и приема числа подключены к информационным входам соответствующих регистров через коммутаторы соответственно адреса и приема числа.Источники информации, прин тые во внимание при экспертизе 1. Бардиж В. В. Магнитные элементы ЦВМ «Энерги , 1974.
- 2. Запоминающие устройства современных ЭЦВМ, Сб. ст. Перевод с английского под ред. А. Крупского, «Мир, 1967, с. 58-63.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7602353219A SU572846A1 (ru) | 1976-04-22 | 1976-04-22 | Блок управлени дл запоминающего устройства |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7602353219A SU572846A1 (ru) | 1976-04-22 | 1976-04-22 | Блок управлени дл запоминающего устройства |
Publications (1)
Publication Number | Publication Date |
---|---|
SU572846A1 true SU572846A1 (ru) | 1977-09-15 |
Family
ID=20658933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU7602353219A SU572846A1 (ru) | 1976-04-22 | 1976-04-22 | Блок управлени дл запоминающего устройства |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU572846A1 (ru) |
-
1976
- 1976-04-22 SU SU7602353219A patent/SU572846A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1469299A (en) | Circuit arrangement for data processing devices | |
FR2349917A1 (fr) | Systeme de stockage de donnees | |
SU572846A1 (ru) | Блок управлени дл запоминающего устройства | |
SU809350A1 (ru) | Запоминающее устройство | |
US3665424A (en) | Buffer store with a control circuit for each stage | |
SU1410033A1 (ru) | Логический анализатор | |
RU1805497C (ru) | Многоканальное запоминающее устройство | |
SU1264174A1 (ru) | Устройство дл обслуживани запросов | |
KR100207481B1 (ko) | 데이터 검출을 위한 검출 시간 조정 장치 | |
USRE34282E (en) | Memory control system | |
RU1798901C (ru) | Однотактный умножитель частоты | |
SU1003151A1 (ru) | Запоминающее устройство с контролем информации при записи | |
SU1591076A2 (ru) | Устройство для контроля блоков оперативной памяти | |
KR0152296B1 (ko) | 데이터 전송장치와 그것을 사용한 프로세서 엘리먼트 | |
SU1201839A1 (ru) | Устройство обнаружени запросов прерывани высшего и низшего приоритетов | |
SU1372330A1 (ru) | Устройство дл св зи микропроцессора с внешними устройствами | |
SU1215137A1 (ru) | Запоминающее устройство с коррекцией информации | |
SU708508A1 (ru) | Преобразователь код-шим | |
SU1594548A1 (ru) | Устройство дл контрол обращений процессора к пам ти | |
SU1534509A2 (ru) | Устройство дл регенерации динамической пам ти | |
SU696543A1 (ru) | Запоминающее устройство | |
SU1287287A1 (ru) | Преобразователь перемещени в код | |
SU1444744A1 (ru) | Программируемое устройство дл вычислени логических функций | |
SU1660007A1 (ru) | Устройство для контроля переходов | |
SU1084901A1 (ru) | Устройство дл контрол блоков пам ти |