SU1201839A1 - Устройство обнаружени запросов прерывани высшего и низшего приоритетов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ЗАПРОСОВ ПРЕРЫВАНИЯ ВЫСШЕГО И НИЗШЕГО ПРИОРИТЕТОВ, содержащее реверсивный счетчик, триггер режима , два триггера управлени  записью, два элемента И-НЕ, два регистра, группы информационных входов которых соединены с группой пр мых выходов реверсивного счетчика, суммирующий и вычитающий входы которого соединены соответственно с пр мым и инверсным выходами триггера режима, 1-вход которого соединен с выходом первого элемента И-НЕ, отличающеес  тем, что, с целью повышени  надежности работы путем повышени  достоверности записываемой информации , оно содержит регистр запросов, два блока элементов И, элемент ИЛИ, дешифратор и два одновибратора, причем группа входов запросов устройства соединена с группой информационных входов регистра запросов, выходы которого соединены с первыми входами первого и второго блоков элементов И, вторые входы которых соединены с выходами дешифратора, группа входов которого соединена с группой пр мых выходов реверсивного счетчика и группой входов первого элемента И-НЕ, группа инверсных выходов реверсивного счетчика соединена с группой входов второго элемента И-НЕ, выход которого соединен с К-входом триггера режима, С-вход которого соединен с синхронизирующим входом устройства , выходы первого и второго блоков элементов И соединены с входами элемента ИЛИ, выход которого соединен с I-входами первого и второго триггеров управлени , единичные выходы которых через соответсл ствующие одновибраторы соединены с входами управлени  записью соответственно первого и второго регистров, выходы которых  вл ютс  соответственно выходами номеров линий низшего и высшего приоритетов , С-вход первого триггера управлени  соединен с пр мым выходом триггера режиto ма и с К-входом второго триггера управлени , С-вход которого соединен с инверсным выходом триггера режима и К-входом пер00 вого триггера управлени . со

Description

Изобретение относитс  к вычислительной технике и предназначено дл  приоритетного выбора двух сигналов из нескольких и может быть применено в многопроцессорных вычислительных системах при построении устройств прерывани  программ. Цель изобретени  - повышение надежности устройства путем повышени  достоверности записываемой информации. На чертеже представлена блок-схема предлагаемого - устройства. Устройство содержит запросные вхо ды 1, регистр 2 запросов, тактовый вход 3, триггер 4 режима , реверсивный счетчик 5, триггеры 6 и 7 управлени  записью, дешифратор 8, регистры 9 и 10, элементы И-НЕ 1 и 12, блоки элементов И 13 и 14, элемент ИЛИ 15, одновибраторы 16 и 17, выходы 18 и 19. Устройство работает следующим образом . На регистр 2 по шине 1 поступают запросы прерывани , которые располагаютс  в разр дах регистра в пор дке возрастани  их важности. Наличие запроса в регистре прерывани  инициируетс  логической еди ницей в соответствующем разр де. По шине 3 на вход синхронизации триггера 4 поступают тактирующие импульсы системы. В начале цикла работы на пр мых выходах счетчика инициируютс  0000, а на инверсных выходах - 1111. Элемент 11 на выходе выдаст О, который поступит на вход триггера 4, а элемент 12 на выходе выдаст I, котора  поступит на К-вход триггера 4. Триггер 4 переключитс  в единичное состо ние и логическа  1 с пр мого выхода триггера поступит на суммирующий вход счетчика 5, а с инверсного выхода О поступит к вычитающему входу счетчика. Счетчик начнет прибавл ть к своему текущему состо нию 1. После прибавлени  первой единицы на пр мых выходах счетчика будет инициироватьс  0001, а на инверсных - 1110. В результате элемент 12 сохранит свое состо ние , а элемент II переключитс  в противоположное , т.е. на I и К-входы триггера 4 будут поступать одновременно две логические I, однако триггер 4 не изменит своего состо ни , так как при такой комбинации входных сигналов триггер хранит свое состо ние . На входах счетчика сохран ютс  значени  потенциалов - счетчик продолжает счет. По достижению счетчиком на пр мых выходах 1111, а на инверсных - 0000 элемент 12 переключитс  и на его выходе будет О, который поступит на 1-вход триггера 4, а элемент 11 сохранит свое состо ние и на К-входе триггера будет 1. При тако.м соотношении входных сигналов триггер переключаетс  в нулевое состо ние. С пр мого выхода снимаетс  О, а с инверсного 1. В этом случае счетчик переключаетс  в режим вычитани  вследствие того, что он своими входами св зан с выходами триггера 4. Счетчик из текущего своего состо ни  начинает вычитать единицу. После вычитани  первой единицы на пр мых выходах счетчика будет инициироватьс  1110, а на инверсных - 0001. Состо ние этого триггера не измен етс  из-за отсутстви  сигнала синхронизации . Тактирующий импульс поступит только тогда, когда счетчик достигнет 0000 на пр мых выходах, что соответствует 1111 на инверсных выходах. Дешифратор 8, подключенный своими входами к пр мому выходу счетчика 5, будет посто нно дешифрировать получаемый на пр мых в.ходах счетчика код, и на одном из 16 выходов дешифратора будет действовать логическа  1, котора  при последовательном счете от 0000 к 1111 будет последовательно пробегать от первого выхода к последнему и после переключени  счетчика на вычитание , т.е. при счете от 1111 к 0000 единица на выходе дешифратора будет пробегать от последнего выхода к первому. Запросы прерывани  с регистра 2 поступают на первые входы группы элементов 13 и 14. К вторым входам подключены выходы дешифратора. При совпадении двух единиц, поступивших с выхода дешифратора и регистра , на одном из элементов И 2 группы элементов 13 и 14 вызовет переключение данного элемента и единица с выхода данного элемента будет обнаружена схемой объединени  ИЛИ 15 и передана на 1-входы триггеров 6 и 7. Триггеры б и 7 по второму К-входу подключены: триггер 6 - к инверсному выходу триггера 4, а триггер 7 - к пр мому. Вход синхронизации триггера 6 тоже подключен к пр мому выходу триггера 4, а триггера 7 - к инверсному выходу триггера 4. Следовательно, один из этих триггеров сработает. Если, например, счетчик считает в пр мом направлении от 0000 К 1111, то значит на пр мом выходе триггера 4 действует 1, а на инверсном - 0,1 поступает на К-вход триггера 7 и вход синхронизации триггера 6. На К-входе триггера б и входе синхронизации триггера 7 будет действовать О с инверсного выхода триггера 4. Допустим, что во втором разр де регистра 2 имеетс  запрос прерывани , имеющий наименьший приоритет, тогда при достижении счетчиком состо ни  0010 на оба входа второго элемента И 2 поступит I, что заставит этот элемент переключитьс  в противоположное состо ние, т.е. на его выходе будет 1, котора  обнаружитс  схемой ИЛИ 15 и передастс  на 1-входы обоих триггеров б и 7. Поскольку на К-входе элемента б действует О, а на вход синхронизации поступает 1 с пр мого выхода триггера 4, то триггер б переключаетс  в единичное состо ние, а триггер 7 не сможет переключитьс , так как на его входе синхронизации действует О с инверсного выхода триггера 4. Триггер 6 останетс  в единичном состо нии, поскольку любые последующие импульсы с выхода схемы ИЛИ, поступающие в течение цикла опроса, не могут повли ть на уже сработавший триггер 6. С единичного выхода триггера 6, 1 поступит на вход одновибратора 16, который выработает пр моугольный импульс, воспринимаемый на входе разрещени  приема информации в регистр 10, как значение 1. Регистр 10, подключенный своими входами к выходу счетчика 10, запишет код номера линии с низшим приоритетом. Аналогично рассмотренному будет определ тьс  код номера линии с высшим приоритетом при счете счетчика в обратном направлении, т.е. от 1111 к 0000.

Claims (1)

1. УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ЗАПРОСОВ ПРЕРЫВАНИЯ ВЫСШЕГО И НИЗШЕГО ПРИОРИТЕТОВ, содержащее реверсивный счетчик, триггер режима, два триггера управления записью, два элемента И-НЕ, два регистра, группы информационных входов которых соединены с группой прямых выходов реверсивного счетчика, суммирующий и вычитающий входы которого соединены соответственно с прямым и инверсным выходами триггера режима, 1-вход которого соединен с выходом первого элемента И-НЕ, отличающееся тем, что, с целью повышения надежности работы путем повышения достоверности записываемой информации, оно содержит регистр запросов, два блока элементов И, элемент ИЛИ, дешифратор и два одновибратора, причем группа входов запросов устройства соеди- нена с группой информационных входов регистра запросов, выходы которого соединены с первыми входами первого и второго блоков элементов И, вторые входы которых соединены с выходами дешифратора, группа входов которого соединена с группой прямых выходов реверсивного счетчика и группой входов первого элемента И-НЕ, группа инверсных выходов реверсивного счетчика соединена с группой входов второго элемента И-НЕ, выход которого соединен с К-входом триггера режима, С-вход которого соединен с синхронизирующим входом устройства, выходы первого и второго блоков элементов И соединены с входами элемента ИЛИ, выход которого соединен с I-входами первого и второго триггеров управления, единичные выходы которых через соответствующие одновибраторы соединены с входами управления записью соответственно первого и второго регистров, выходы которых являются соответственно выходами номеров линий низшего и высшего приоритетов, С-вход первого триггера управления соединен с прямым выходом триггера режима и с К-входом второго триггера управления, С-вход которого соединен с инверсным выходом триггера режима и К-входом первого триггера управления.

   SU „4201839