SU1137474A1 - Устройство дл сопр жени электронной вычислительной машины с абонентом - Google Patents

Устройство дл сопр жени электронной вычислительной машины с абонентом Download PDF

Info

Publication number
SU1137474A1
SU1137474A1 SU833595562A SU3595562A SU1137474A1 SU 1137474 A1 SU1137474 A1 SU 1137474A1 SU 833595562 A SU833595562 A SU 833595562A SU 3595562 A SU3595562 A SU 3595562A SU 1137474 A1 SU1137474 A1 SU 1137474A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
counter
inputs
Prior art date
Application number
SU833595562A
Other languages
English (en)
Inventor
Сергей Сергеевич Игнатьев
Валентина Александровна Ионова
Original Assignee
Предприятие П/Я А-1001
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1001 filed Critical Предприятие П/Я А-1001
Priority to SU833595562A priority Critical patent/SU1137474A1/ru
Application granted granted Critical
Publication of SU1137474A1 publication Critical patent/SU1137474A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭЛЕКТРОННОЙ ВЫЧИ СЛИТЕЛЬНОЙ МАШИНЫ С АБОНЕНТОМ, содержащее группу буферных регистров, информационные входы и выходы которых подключены соответственно к информационным вхо .ду и выходу устройства, а входы считывани  - к входу синхронизации считывани  устройства и счетному входу счетчика, выходом соединенного со входом дешифратора, триггер, два распределител , выходы которых подключены соответственно ко входам записи и входам управлени  -третьим состо нием соответствующих буферных регистров группы, отличающеес  гем, что, с целью сокращени  аппаратурных затрат, в устрой .ство введены реверсивный счетчик. два элемента ИЛИ, элемент НЕ, элемент И, элемент задержки и формирователь одиночного импульса, причем тактовый вход первого распределител  соединен с выходом элемента И, входом сброса триггера и суммирующим входом реверсивного счетчика, группа выходов которого соединена с группой контрольных выходов устройства и группой входов первого элемента ИЛИ, выход которого  вл етс  выходом разрешени  считывани  устройства, вычитающий вход реверсивного счетчика подключен к выходу дешифратора, входу сброса счетчика, первому входу второго элемента ИЛИ и через i элемент НЕ к первому входу элемента (Л И, вторым входом соединенного с выходом триггера, а выходом через формирователь одиночного импульса - со вторым входом второгоЭлемента, или, выход которого соединен.с тактовым входом второго распределител  VHH- формационный вход триггера соединен со входом синхронизации записи ус00 тройства, синхронизирующий вход триг гера через элемент задержки соединен 4 с входом синхронизации записи устройства .

Description

Изобретение относитс  к вычислительной технике, в частности к устройствам сопр жени  абонентов с ЭВМ к может быть исйользованр в системах передачи данных. Известно устройство дл  обмена информации, содержащее сумматор, реверсивный и суммирующий счетчики, блоки выработки сигналов срсто ни  и управлени , регистр объема, адресные и числовые шины. Устройство обес печивает запись и считывание информа ции . Наиболее близким к данному по технической сущности  вл етс  устрой ство дл  сопр жени , содержащее груп пу буферных регистров, информационные входы и выходы которых  вл ютс  соответственно информационными входо и выходом устройства, два распредели тел , образованные первыми и вторыми счетчиками и дешифраторами, выходы которых подключены соответственно к входам записи и.управлени  соот ветствуюгцих буферных регистров, Входы считывани  которых соединены с входом синхронизации считывани  устройства, сумматор, первой группой входов соединенный через группу элементов НЕ с группой выходов первого счетчика и группой входов первого дешифратора, второй группой входов с группой выходов второго счетчика и группой входов второго дешифратора , а группой выходов - с группой контрольных выходов устройства и через элемент И-НЕ с выходом разрешени  считывани  устройства,тактовьй вхЬ первого счетчика и управл ющий вход первого дешифратора соединены со вхо ДОМ синхронизации записи устройства, тактовый вход третьего счетчика соединен со входом синхронизации считывани  и нулевым входом триггера, выходом подключенного к входу сброса счетчика, выходы которого соединены -через третий дешифратор с счетным входом второго триггера и единич , ным входом триггера. Недостатком устройств  вл ютс  большие аппаратурные затраты. Целью изобретени   вл етс  сокращение аппаратурных затрат. Поставленна  цель достигаетс  тем что в устройство, содержащее группу буферных регистров, информационные входы и выходы которых подключены соответственно к информационным входу и выходу устройства, а входы считывани  - к входу синхронизации считывани  устройства и счетному входу счетчика,выходом соединенного с входом дешифратора, триггер, два распределител , выходы которых подключены соответственно к входам записи -и вхо- дам управлени  третьим состо нием соответствующих буферных регистров группы,введены реверсивный счетчик, два элемента ИЛИ,элемент НЕ,элемент И, элемент задержки и формирователь одиночного импульса,причем тактовый вход первого распределител  соединен с выхо- дом элемента И, входом сброса триггера и суммирующим входом реверсивного счетчика, группа выходов которого .соединена с группой контрольных выходов устройства и группой входов первого элемента ИЛИ, выход которого  вл етс  выходом разрешени  считывани  устройства, вычитающий вход реверсивного счетчика подключен к выходу дешифратора, входу сброса счетчика, первому входу второго элемента ИЛИ и через элемент НЕ к первому входу элемента И, вторым входом соединенного с выходом триггера, а выходом через формирователь одиночного импульса с вторым входом второго элемента ИЛИ, выход которого соединен с тактовым входом второго распределител , информационный вход триггера соединен с входом синхронизации записи устройства, 1СИНхронизирующий вход триггера через элемент задержки соединен с входом синхронизации записи устройства. На фиг,1 представлена блок-схема устройства; на - функциональна  схема управлени ; на фиг.З функциональна  схема формировател  одиночного импульса -, на фиг,4 - функциональна  схема триггера формировател  одиночного импульса; на фиг.З временна  диаграмма работы устройства . Устройство содержит (фиг. Г) буферные регистры 1 группы, блок 2 управлени , реверсивный счетчик 3, распределители 4 и 5, первьй элемент ШШ 6, информационные вход 7 и выход 8 устройства , ииформационные входы 9, входы 10 записи, вход 11 управлени  третьим состо нием и вход 12 считывани  буферных регистров, группа контрольных выходов 13 устройства, выход 14 разрешени  считывани  устройства , суммирующий 15 и вычитающий 16 входы реверсивного счетчика 3, входы синхронизации записи L7 и считывани  18 устройства, выходы 19-22 блока 2 управлени . Блок 2 управлени  содержит второ элемент ИЛИ 23, формирователь 24 одиночного импульсаJ элемент И 25, элемент НЕ 26, триггер 27, дешифратор 28, элемент задержки 29, счетчи 30, вход 31 сброса триггера, информ ционный вход 32 и синхронизирующий /вход 33 триггера 27, вход 34 сброса и счетный вход 35 счетчика 30, второй 36 и первый 37 входы элемента И 25, второй 38 и первый 39 входы элемента ИЛИ 23, первый 40 и второй 41 входы блока 2 управлени . Формирователь 24 одиночного импульса содержит элемент И 42, элемент задержки 43, триггер 44, элемент И 45, вход 46 установки тригге ра 44 и 1, вход 47 установки триг гера в О, пр мой 48 и инверсный 49 выходы триггера 44 (фиг.З). Триггер 44 образован элементами И-НЕ 50 и 51 с элементами НЕ 52 и 53 на входах фиг.4) . Устройство работает следующим об разом. В момент включени  питани  в ус . тройство вырабатываетс  сигнал 06 |1дий сброс, который проходит по все сбросовым цеп м (не показаны, привод  устройство в исходное состо ние . После прохождени  сигнала 05 .щий сброс регистры 1 наход тс  в третьем состо нии, т.е. ни один из регистров не подключен к выходу 8 устройства. После прихода первого синхроимпульса (СИ) по входу 17 запускаетс  формирователь одиночного импульса 24, возбужда  первый разр д распределител  5, что приводит к сн тию третьего состо ни  с соответствующего регистра 1, подклю ча  его выходы к выходу 8. Далее, при работе устройства об зательно один из буферных регистров I будет находитьс  не в третьем состо нии вплоть до включени  питани . Информационное слово, предназнаценное дл  передачи из ЭВМ в абонен , поступает через вход 7 на входы 9 буферных регистров 1. Первый синхроимпульс, поступаюпщй от ЭВМ на вход 17 через выход 19 блока 2 поступает на распределитель 4, воз да  один из разр дов этого распреде лител . Импульс с возбужденного ра р да распределител  4 поступает на . вход 10 соответствующего ему буферного регистра 1, обеспечива  запись в него информационного слова. Первый СИ с выхода 19 блока 2 поступает также и на счетный вход 15 реверсивного счетчика 3, увеличива  тем самым его состо ние на единицу . Затем на входы буферных регистров 1 поступает второе информационное слово, второй СИ возбуждает следующий разр д распределител  4, обеспечива  запись информационного слова в соответствующий возбужденному разр ду буферный регистр 1. Одновремен- НО второй СИ измен ет на единицу состо ние реверсивного счетчика 3. Результат сложени  с реверсивного счетчика 3 через выходы 1 3 в двоичном коде поступает в ЭВМ, котора  следит за количеством свободных буферных регистров 1, чтобы не было сбоев или потери информационного слова в работе устройства сопр жени . ЭВМ прекращает запись при заполнении счетчика 3. С выхода 14 по результату состо ни  реверсивного счетчика 3 в абонент выставл етс  Флажок (разрешение), по которому абоненту разрешаете обращатьс  за информацией в устройство. После того как на выходе 14 выставитс  Флажок, абонент выдает на вход 18 импульсы запроса, которые с выхода 22 блока 2 поступают на сдвиговые входы 12 буферных регистров 1, вьщава  в последовательном коде информационное слово в абонен с соответствующего подключенного буферного регистра 1. После выдачи информационного слова в абонент блок 2 формирует одиночный импульс, который с выхода 20 блока 2 поступает на вход 16 реверсивного счетчика 3, уменьща  его состо ние на единицу. Одновременно этот одиночный импульс с выхода 21 блока 2 поступает на распределитель 5, возбужда  тем самым следующий разр д распределител  и подготавлива  соответствующий ему буферный регистр 1 к выдаче информации в абонент. Блок 2 управлени  работает следующим образом. ПервыйСИ со входа 40 поступает на вход 32 триггера 27, где он запоминаетс  и через элемент И 25 проходит на выход 19, так как запрещающеSI , го уровн  на выходе 37 нет, потому что на вход 41 не поступают импульсы запроса от абонента до тех пор, пока не будет записана информаци  хот  бы в один из буферных регистров 1. Этот же первый СИ поступает на вход формировател  24, который чере.з элемент ИЛИ 23 проходит на ,,выход 21 и далее поступает иа распр ( делитель 5 (фиг.1) . Этот же СИ с эл мента И 25 поступает по обратной св зи на вход 31 триггера 27, устанавлива  его в О. Когда в абонент на выходе 14 выставл етс  Флажок , от абонента могут поступать на вход 41 импульсы запроса, которые поступают на выход 22 блока 2 и на счетный вход 35 суммирующего счетчика 3 Счетчик просчитывает h импульсов запроса, необходимых дл  вывода в абонент одного информа.ционного сло . ва в последовательном коде из соответствующего буферного регистра 2 (фиг.1). Дешифратор 28 вьщел ет П-й импульс запроса и вьщает его на выход 20, через элемент ИЛИ 23 на выход S1. Импульс с выхода дешифра . тора 28 поступает на вход 34 счетчика 30, устанавлива  его в исходное состо ние, и через элемент НЕ 26 на вход 37 элемента И 25, запреща  прохождение СИ с триггера 27 на выход 19, если СИ придет в момен наличи  rv-го импульса запроса. 4 Схема формировател  одиночного мпульса работает следующим образом. В начальный момент времени триггер 44 находитс  в состо нии О и положительный уровень с инверсного выхода 49 поступает на второй вход элемента И 42. Первый СИ, поступающий на вход формировател  24, проходит .через элемент И 42 на вход 47 установки триггера 44 в О и с задержкой на элемент задержки 43 на вход 46 установки триггера 44 в 1. Вследствие этого на обоих плечах триггера 44 установ тс  высокие уровни. Высокий уровень с пр мого выхода триггера 44 дает разрешение на элемент И 45 дл  прохождени  первого импульса СИ,, поступающего с выхода элемента И 42 на вход формировател  24. После окончани  действи  первого импульса на входе формировател  24 триггер 44 установитс  в единичное состо ние, так как на входе 46 триггера 44 сигнал будет действовать дольше, чем на входе 47. Нулевой уровень с инверсного выхода 49 запретит прохождение последующих СИ, поступающих на вход формировател  24. Таким образом, устройство при меньших аппаратурных затратах по сравнению с прототипом обеспечивает независимые запись информации в параллельном коде и считывание в последовательном коде.
19
20 Ik21
22
2it
25
u
37
36
26
27
cp
W,
2d
33
n
/ i
f f
J4f
35
«;
.2
fui.3

Claims (1)

  1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭЛЕКТРОННОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С АБОНЕНТОМ, содержащее группу буферных регистров, информационные входы и выходы которых подключены соответственно к информационным вхо,ду и выходу устройства, а входы считывания - к входу синхронизации считывания устройства и счетному входу счетчика, выходом соединенного со входом дешифратора, триггер, два распределителя, выходы которых подключены соответственно ко входам записи и входам управления третьим состоянием соответствующих буферных регистров группы, отличающееся гем, что, с целью сокращения аппаратурных затрат, в устройство введены реверсивный счетчик, два элемента ИЛИ, элемент НЕ, элемент И, элемент задержки и формирователь одиночного импульса, причем тактовый вход первого распределителя соединен с выходом элемента И, входом сброса триггера и суммирующим входом реверсивного счетчика, группа выходов которого соединена с группой контрольных выходов устройства и группой входов первого элемента ИЛИ, выход которого является выходом разрешения считывания устройства, вычитающий вход реверсивного счетчика подключен к выходу дешифратора, входу сброса счетчика, первому входу второго элемента ИЛИ и через £ элемент НЕ к первому входу элемента И, вторым входом соединенного с выходом триггера, а выходом через формирователь одиночного импульса — со вторым входом второго элемента.ИЛИ, выход которого соединен.с тактовым входом второго распределителя, информационный вход триггера соединен со входом синхронизации записи устройства, синхронизирующий вход триггера через элемент задержки соединен с входом синхронизации записи устройства.
    SU ,„ 1137474
    1137474 2
SU833595562A 1983-05-24 1983-05-24 Устройство дл сопр жени электронной вычислительной машины с абонентом SU1137474A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833595562A SU1137474A1 (ru) 1983-05-24 1983-05-24 Устройство дл сопр жени электронной вычислительной машины с абонентом

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833595562A SU1137474A1 (ru) 1983-05-24 1983-05-24 Устройство дл сопр жени электронной вычислительной машины с абонентом

Publications (1)

Publication Number Publication Date
SU1137474A1 true SU1137474A1 (ru) 1985-01-30

Family

ID=21064962

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833595562A SU1137474A1 (ru) 1983-05-24 1983-05-24 Устройство дл сопр жени электронной вычислительной машины с абонентом

Country Status (1)

Country Link
SU (1) SU1137474A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 503231, кл. G 06 F 3/04, 1974. 2. Авторское свидетельство JCCCP по за вке № 3527874/24, кл. G 06 F.3/04, 1982 (прототип). *

Similar Documents

Publication Publication Date Title
EP0394599B1 (en) Circuit for synchronizing data transfers between two devices operating at different speeds
SU1137474A1 (ru) Устройство дл сопр жени электронной вычислительной машины с абонентом
SU1238088A1 (ru) Устройство дл сопр жени электронно-вычислительной машины с абонентом
SU1327183A1 (ru) Устройство дл преобразовани формата данных в доменной пам ти
SU1363227A2 (ru) Устройство дл сопр жени источников и приемников с магистралью
SU1654875A1 (ru) Буферное запоминающее устройство
SU1363228A1 (ru) Устройство дл обмена информацией
SU1151980A1 (ru) Устройство дл моделировани систем массового обслуживани
SU1410033A1 (ru) Логический анализатор
SU1755289A1 (ru) Устройство дл сопр жени абонентов с ЦВМ
DK166340B (da) Elektronisk skiftesystem
JP3063291B2 (ja) 回線監視回路
RU2018942C1 (ru) Устройство для сопряжения абонентов с цвм
SU1757108A1 (ru) Устройство дл телеконтрол промежуточных станций системы св зи
SU1481790A1 (ru) Устройство дл моделировани систем массового обслуживани
SU1672527A1 (ru) Буферное запоминающее устройство
SU1597881A1 (ru) Устройство дл контрол дискретных сигналов
SU1728863A1 (ru) Устройство дл обслуживани запросов
SU1501039A1 (ru) Устройство дл сортировки информации
SU1765846A1 (ru) Формирователь тактирующих сигналов дл доменного запоминающего устройства
SU1603392A1 (ru) Устройство дл сопр жени телеграфных линий св зи с ЦВМ
SU643973A1 (ru) Устройство дл управлени накопителем на запоминающих элементах с неразрушающим считыванием информации
SU1376093A1 (ru) Устройство дл св зи микропроцессорных модулей с магистралью
SU1076954A1 (ru) Устройство дл контрол записи информации в блоках пам ти
SU1290342A1 (ru) Устройство дл моделировани систем массового обслуживани