SU1327183A1

SU1327183A1 - Устройство дл преобразовани формата данных в доменной пам ти

Info

Publication number: SU1327183A1
Application number: SU853852833A
Authority: SU
Inventors: Славик Михайлович Захарян; Виктор Евгеньевич Красовский; Сергей Олегович Кузнецов; Дмитрий Иванович Леонтьев; Вячеслав Константинович Раев; Анатолий Егорович Шотов
Original assignee: Институт Электронных Управляющих Машин
Priority date: 1985-02-04
Filing date: 1985-02-04
Publication date: 1987-07-30

Description

1

Изобретение относитс к вычислительной технике и может быть исполь- зопано при построении запоминаюп их устройств на цилиндрических магнитных доменах (ЦМД).

Целью изобретени вл етс упро щение устройства дл преобразовани формата данных в доменной пам ти.

На чертеже изображена, блок-схема предлагаемого -устройства.

Устройство используетс дл группы блоков 1 пам ти на ЦМД (с последовательно-параллельной организацией ) , первые входы которых соединены с шиной 2 чтени -записи а вторые входы - с первой шиной 3 синхронизации .

Устройство дл преобразовани формата данных в доменной пам ти содержит блок 4 пам ти с произвольной выборкой информации дл храггени карты дефектных регистров, первый счетчик 5, счетный вход которого вл етс первым входом синхронизации устройства и соединен с первой шиной 3 синхронизации, а выходы соединены с соответствующими адресными входами блока 4 пам ти с произвольной выборкой информации, второй счетчик 6- вход установки нул которого соединен с первой шиной 3 синхронизации, элемент НЕ 7, вход которого соединен с первьм выходом счетчика 6, элемент И 8, первый вход которого соединен с выходом элемента НЕ 7, второй вход вл -етс вторым входом синхронизации устройства и соединен с второй вшной

9синхронизации5 а выход соединён с вторым входом счетчика 6, регистр

10чтени , входы которого вл ютс входами данных первой группы устройства и соединены с выходами данных соответствующих блоков 1 пам ти на ЦМД, мультиплексор 11, входы первой группы которого подключены к соответ СТВУЮ1ЦИМ выходам регистра 10 чтени , входы второй группы - к соответствующим выходам блока 4 пам ти с произвольной выборкой информации, а входы третьей группы - к соответствующим выходам счетчика 6, второй элемент И 12, первый вход которого соединен с выходом элемента И 8, а второй вход - с вторым выходом мульти- плексора 11 и третьего элемента И 13 регистр 14 записи, первый вход которого соединен с выходом элемента И

271832

13, второй вход - с выходом элемен-- та И 8, а выходы вл ютс выходами первой группы устройства и соедине- . ны с соответствующими входами данных

Ц

блоков 1 пам ти на ЦМД, буферный регистр 15, входы первой группы которого вл ютс входами данных второй группы устройства и соединены с нами 16 ввода данных, входы второй группы соединены с выходами элемента И 12, первым выходом мультиплексора 115 выходом элемента И 17 и шиной 18 запроса передачи данных, а выходы

15 вл ютс выходами второй группы устройства и соединены с соответствующими шинами 19 вывода данных, причем последний выход соединен с первым входом элемента И 13, третий счетчик

2Q 20,, счетный вход которого соединен с выходом элемента И 12, а выход - с входом установки единицы триггера 21, шина 22 подтверждени передачи, соединенна с .входом установки нул

25 триггера 21 и вторым входом элемента И 17, первый вход которого соединен с шиной 2 чтени -записи, причем первый и второй входы элемента .И 17 вл ютс управл ющими входами устрой30 ства.

Устройство работает следующим образом .

В режиме записи - чтени происхо дит включение пол управлени в М

2g блоках 1 пам ти ЦМД, частота которого f задаетс синхросигналами по шине 3 синхронизации. В режиме записи (высокий уровень сигнала по шине 2) по сигналу высокого уровн на шине

40 22 подтверждени передачи на выходе логического элемента И 17 вырабатываетс сигнал приема данных, по которому данные от контроллера по шине 16 ввода данных поступают в буферный

45 регистр 15. Каждый период управл ющего пол на счетчик 5 по ширине 3 синхронизации поступает синхроимпульс , задающий очередной адрес блока 4 пам ти с произвольной выборкой,

QQ хран щего карту дефектных регистров (дефектный регистр - состо ние О, бездефектный - состо ние 1). Информаци с выходов блока 4 пам ти с произвольной выборкой поступает на вхоgg ды первой группы мультиплексора 11, который осуществл ет параллельно-последовательное преобразование кода. Управление мультиплексором 11 осуществл ет счетчик 6 по модулю М.

Каждый период управл ющего пол после поступлени М синхроимпульсов частоты Mf по второй ширине 9 синхронизации через элемент И 8 на счетный вход счетчика 6 сигнал переноса единичного уровн поступает на элемент И 8 и запрещает дальнейшее поступ- . ление этих синхроимпульсов на счетчик 6, синхроимпульсом по первой .шине 3 синхронизации счетчик 6 сбрасываетс в нуль.

Подача синхроимпульсов Mf на син- хровход N-разр дного буферного регистра 15 происходит через элемент И 12 только при единичном уровне сигнала на первом выходе мультиплексора 11, т.е. в том случае, если очередной регистр блока 1 пам ти на ЦМД бездефектный. В результате информаци из N-разр дного буферного регистра 15 через элемент И 13 переписываетс в М-разр дный регистр 14 записи .

Если очередной регистр дефектный, синхроимпульс Mf. не поступает на N- разр дный буферный регистр 15, но поступает на М-разр дный регистр 14 записи. В результате в М-разр дный регистр 14 записи записываетс О, что соответствует пропуску дефектно- ного регистра блока 1 пам ти на ЦМД.

Информаци из М-разр дного регистра 14 записи поступает параллельно на входы группы М блоков 1 пам ти на ЦМД.

Счетчик 20 по модулю N ведет подсчет количества битов, переданных из N-разр дного буферного регистра 15 в М-разр дный регистр 14 записи. После подсчета N синхроимпульсов .Mf на выходе переноса счетчика 20 формируетс .сигнал переноса, поступающий

0

5

0

5

0

5

0

на триггер 21 запроса передачи данных , который формиру-ет запрос передачи данных на соответствующей шине 18. Из контроллера по шине 16 ввода данных поступает очередное N-разр д- ное информационное слово, которое записываетс в N-разр дный буферный регистр 15 по высокому уровню сигнала на шине 22 подтверждени передачи данных, при этом триггер 21 запроса передачи данных сбрасываетс в нуль.

В режиме чтени (низкий уровень сигнала на шине 2) каждый период управл ющего пол информации с выходов группы из М блоков 1 пам ти на ЦМД, поступает на М-разр дный регистр10 чтени . С выходов М-разр дного регистра 10 чтени информаци поступает на входы второй группы мультиплексора 11, который осуществл ет ее параллельно-последовательное преобразование . С второго выхода мультиплексора 11 информаци поступает на последовательный вход N-разр дного буферного регистра 15.

В N-разр дный буферный;регистр 15 происходит прием данных только от бездефектных регистров блоков 1 пам ти на ЦМЦ,-.так как поступление синхроимпульсов Mf на синхровход этого регистра происходит только при еди---- ничном уровне сигнала на первом выходе мультиплексора 11. С выходов N- разр дного буферного регистра 15 после формировани N-разр дного информационного слова по сигналу передачи данных от триггера 21 запроса передачи данных информаци поступает на шины 19 вывода данных. Прием информационного слова подтверждаетс сигналом подтверждени передачи по шине 22.

ttO

/5

Редактор И.Рыбченко Заказ 3404/49

Техред Л.Олийнык

Корректор

Тираж 589Подписное

ВНШПИ Государственного комитета-СССР

по делам изобретений и открытий 113035, Москва, 1-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4.

Корректор М.Пожо

Claims

УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ФОРМАТА ДАННЫХ В ДОМЕННОЙ ПАМЯТИ, содержащее блок памяти с произвольной выборкой информации, счетчики, счетный вход первого из которых является первым входом синхронизации устройства, а выходы соединены с соответствующими входами блока памяти с произвольной выборкой информации, элемент НЕ, вход которого соединен с первым выходом второго счетчика, элементы И, первый вход первого из которых соединен с выходом элемента НЕ, второй вход является вторым входом синхронизации устройства, а выход соединен с вторым входом второго счетчика и первым входом второго элемента И, регистр записи, первый вход которого соединен с выходом третьего элемента И, второй - с выходом первого элемента И, а выходы являются выходами первой группы устройства, регистр чтения, входы которого являются входами данных первой группы устройства, буферный регистр, входы первой группы которого являются входами данных второй группы устройства, входы второй группы соединены соот ветственно с выходом второго элемента И, выходом четвертого элемента И и шиной запроса передачи данных, а выходы являются выходами второй груп пы устройства, причем последний выход соединен с первым входом третьего элемента И, вход третьего счетчи ка соединен с выходом второго элемента И, первый и второй входы чет- с вертого элемента И являются управляющими входами устройства, триггер, первый вход которого соединен с выходом третьего счетчика, второй вход соединен с вторым входом четвертого элемента И, отличающееся тем, что, с целью упрощения устройства, оно содержит мультиплексор, входы первой группы которого подключены к соответствующим 'выходам регистра чтения, входы второй группы к соответствующим выходам блока па-_ мяти с произвольной выборкой инфор— . мации, входы третьей группы - к соответствующим выходам второго счетчика, первый выход подключен к третьему входу буферного регистра, а второй выход - к второму входу второго элемента И.

«и

КЗ м bniA