Изобретение относитс к вычислительной технике, а именно к запомина.ющим устройствам. Известно запоминающее устройство, содержащее две матрицы пам ти, входные и выходные элементы И, блок управлени , входной и вых.одной регистр, два дешифратора, первый и второй счетчики 1 Недостатком данного устройства вл ютс ограниченные функциональные возможности, св занные с посто нной адресностью запоминающего устройства и посто нной разр дностью обрабатываемых слов. Наиболее близким техническим решением к изобретению вл етс запоминающее устройство, содержащее блок пам ти последовательного типа, информационные входы и выходы которого подключены соответственно к входным и выходным кодовым шинам, счетчик чисел выходы которого подключены к соответствующим входам первого элемента И, выход каторого подключен к управл ющему входу блока пам ти последовательного типа и входу второго элемента И, выход которого подключен к одному тановочному входу триггера, другой установочный вход кот.орого подключен к шине считывани и тактовую шину, также оно содержит два элемента ИЛИ, инвертор и формирователь пачек импульсов , один из входов которого подключен к шине записи, другой вход - к тактовой шине, один из входов которого подключен к шине записи, другой вход - к тактовой шине, один из входов формировател пачек импульсов подключен к входу первого элемента ИЛИ и входу второго элемента И, а выход первого элемента ИЛИ подключен к тактовому входу блока пам ти последовательного типа, другой выход формировател пачек импульсов подключен к входу второго элемента ИЛИ и через инвертор - к входу второго элемента И, другие входы первого и второго элементов ИЛИ подключены к шине считывани С 23Однако это устройство не может быть использовано в системах с измен ющей с разр дностью и адресностью. , Цель изобретени - расширение области применени устройства за счет возможности изменени разр дности и адресности запоминающего устройства. Поставленна цель достигаетс тем, что запоминающее устройство с последовательным доступом,, содержащее накопитель , информационный вход которого подключен к выходу первого коммутатйра , управл ющий вход накопител к одному из выходов генератора синхро сигналов, выходнакопител подключен к одному из входов регистра, другой вход которого подключен к другому выходу генератора синхросигналов и к одному из входов адресного счетчика, выходы регистра вл ютс выходами уст ройства, одни входы первого коммутатора вл ютс информационными входами устройства, а другие входы первого коммутатора подключены к выходам адресного счетчика, содержит схему сравнени , одни вход4| которой вл ютс управл ющими входами устройства, другие входы схемы сравнени подключены к выходам адресного счетчика, а выход схемы сравнени подключен к дру гому входу адресного счетчика и к вхо ду генератора синхросигналов, и второй коммутатор, одни из информацион-г. ных входов которого подключены к выходам адресного счетчика, другие информационные входы и управл ющие входы второго коммутатора вл ютс .соответственно адресными входами и управл ющими входами устройства, выходы второго коммутатора подключены к адресным входам устройства. На чертеже изображена схема запоминающего устройства с последовательным доступом. Устройство содержит генератор 1 синхросигналов, накопитель 2, адресный счетчик 3, информационный коммутатор k, регистр 5, адресный коммутатор 6 и схему 7 сравнени . Пр мой и инверсный выходы генератора 1 синхросигналов соответственно подключены к управл ющему входу 8 на копител 2, вл ющимс входом выбора кристалла одноразр дного накопител 2 и управл ющим входам 9 и 10 соответс венно адресного счетчика 3 и регистра 5. Выходы 11 адресного счетчика 3 соединены с группой информационных входов адресного коммутатора 6, с одним из входов схемы 7 сравнени и с управл ющими входами коммутатора 4. Втора группа входов и управл ющие входы коммутатора 6 соответственно подключены к адресным входам 12 устройства и входам 13 управлени адресностью . Выходы 14 коммутатора соединены с адресными входами накопител 2, управл ющие входы 15 и выход 16, схема 7 сравнени соединены соответственно с входами управлени начальной установки и входами начальной установки генератора 1 синхросигналов и адресного счетчика 3. Информационные входы коммутатора 4 подключены к информационным входам 17, а его выход соединен с информационным входом 18 накопител 2. Выход накопител 2 соединен с информационным входом регистра 5, выходы которого соединены с выходными шинами 20. Запуск генератора 1 синхросигналов осуществл етс по входу 21, а управление операци ми записи-чтени - по входу 22. Запоминающее устройство с последовательным доступом имеет три режима работы: режим записи информации, режим чтени информации и режим хранени . Пусть одноразр дный накопитель 2 имеет п адресных входов. Перед началом работы на шине начальной установки 15 и шине управлени адресностью 13 формируютс коды управлени , в соответствии с которыми из общего числа п адресных вхЬдов- накопител 2 непосредственно к шине адреса обращени 12 подключаетс через коммутатор 4 (n-k) адресных входов, а К оставших- . с - к выходам адресного счетчика 3. В режиме записи на вход 21 подаетс сигнал признака запуска, в соответствии с которым генератор 1 синхросигналов формирует серию синхросигналов на своих пр мом и инверсном выходах . Сигналы с инверсного выхода поступают на счетный вход адресного счетчика 3 в соответствии с которыми на его выходах 11 формируетс последовательный р д К-разр дных двоичных кодов. Эти коды через адресный коммутатор 6 поступают на К адресных входов одноразр дного накопител 2, на (n-k) оставшиес входы которого через коммутатор 6 поступает неизмен598 ный код по входам 12 адреса обращени Код, поступающий по входам Т2 в режиме обращени , вл етс статическим адресом, определ ющим 2k адресную область чеек пам ти одноразр дного накопител 2, к которым осуществл етс динамическое обращение в соответствии с последовательностью К-разр дных кодов динамического адреса обращени . Информационный коммутатор подключает к информационному вхЪду 18 соответ ствующий бит записываемого слова с .входов 17. Одновременно с поступлением каждого бита информации на информационный вход 18 и на управл ющий вход 8 подаетс сигнал с пр мого выхода генератора синхросигналов 1, ра.з решающий выбор кристалла, а на вход записи-чтени поступает сигнал призна ка записи. Схема 7 сравнени при совпадении кодовых комбинаций на его вхо дах 15 и на выходах счетчика 3 на выходе 16 вырабатывает сигнал начальной установки дл генератора 1 синхросигналов и адресного счетчика 3.Кмоменту формировани сигнала начальной установки в накопителе 2 заключена запись 2k разр дного слова по 2{n-k) ад ресу. В режиме чтени на вход 21 также подаетс сигнал признака запуска, в соответствии с которым генератор синхросигналов 1 формирует серию синхросигналов на своих пр мом и инверсном выходах. В это же врем на вход 22 подаетс сигнал признака чтени . Сигналы с инверсного выхода генератора 1 синхросигналов поступают на счетный вход 9 адресного счетчика 3 и на вход 10 регистра 5. В соответствии с синхросигналом на выходах 11 адресного счетчика 3 формируетс последовательный р д К-разр дных двоичных кодов. Эти коды через переключатель адресных шин поступают на К-адресных входов накопител 2, а на (n-k) оставшиес входы которого через коммутатор 6 поступает неизменный код адреса с входов 12 адреса обращени . По этому адресу производитс чтение К-разр дно го слова. Считанна информаци с выхода 19 в последовательном коде поступает на вход регистра 5 и с помощью управл ющего входа подаетс на выходы 20. Схема 7 сравнени при совпадении кодовых комбинаций на его входах 15и на выходах счетчика 3 на выходе 16формирует сигнал начальной установки , что вл етс признаком окончани it чтени . По завершении режима режима чтени по адресу 2 в регистре 5 размещено считанное 2 разр дное слово , которое поступает на выходы 20. Предлагаемое запоминающее устройство с последовательным доступом обладает более широкой областью применени по сравнению с известными и может быть использовано в тех устройствах , где возникает необходимость побитового изменени разр дности обрабатываемых слов, например в лабораторных услови х при проектировании и от ладке новых средств вычислительной техники. Данное свойство запоминающего устройства С последовательным доступом позвол ет снизить затраты на макетирование каждого нового типа запоминающего устройства. Формула изобретени Запоминающее устройство с последовательным доступом, содержащее накопитель , информационный вход которого подключен к выходу первого коммутатора , управл ющий вход накопител - к одному из выходов генератора синхросигналов , выход накопител подключен к одному из входов регистра, другой вход которого подключен к другому выходу генератора синхросигналов и к одному из входов адресного счетчика, , выходы регистра вл ютс выходами устройства , одни входы первого коммутатора вл ютс информационными входами устройства, а другие входы первого коммутатора подключены к выходам адресного счетчика, отличающеес тем, что, с целью расширени области применени за счет возможности изменени разр дности и адресности запоминающего устройства, оно содержит схему сравнени , одни входы которой вл ютс управл ющими входами устройства, другие входы схемы сравнени подключены к выходам адресного счетчика, выход схемы сравнени подключен к другому входу адресного счетчика и входу генератора синхросигналов , и второй коммутатор, одни из информационных входов которого подключены к выходам адресного счетчика , другие информационные входы и управл ющие входы второго коммутатора вл ютс соответственно адресными входами и управл ющими входами устрой79820848
ства, выходы второго коммутатора под- , 1. Авторское свидетельство СССР ключены к адресным входам устройства. 767836, кл. G 11 С 11/00, 1978.
Источники информаци, . N 720507, кл. G 11 С 9/00, 1977 (проприн тые во внимание при экспертизе s тотип).