SU1277092A1 - Устройство дл сортировки чисел - Google Patents

Устройство дл сортировки чисел Download PDF

Info

Publication number
SU1277092A1
SU1277092A1 SU853876185A SU3876185A SU1277092A1 SU 1277092 A1 SU1277092 A1 SU 1277092A1 SU 853876185 A SU853876185 A SU 853876185A SU 3876185 A SU3876185 A SU 3876185A SU 1277092 A1 SU1277092 A1 SU 1277092A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
inputs
output
counter
outputs
Prior art date
Application number
SU853876185A
Other languages
English (en)
Inventor
Евгений Ярославович Ваврук
Original Assignee
Предприятие П/Я В-8751
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8751 filed Critical Предприятие П/Я В-8751
Priority to SU853876185A priority Critical patent/SU1277092A1/ru
Application granted granted Critical
Publication of SU1277092A1 publication Critical patent/SU1277092A1/ru

Links

Landscapes

  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

Изобретение относитс  к области автоматики и вычислительной техники. Цель изобретени  - повьшение надежности . Устройство содержит генератор импульсов, счетчики, блок пам ти (БП), триггер, коммутатор, элементы И, ИЛИ-НЕ, элементы запрета и задержки . Сортируемые числа записываютс  в БП в виде единичного значени   чейки с адресом, равным поступившему числу. Одновременно, если данное число встречалось ранее в сортируемом массиве, значение реверсивного счетчика (PC) увеличиваетс  на единицу. При считывании, которое производитс  последовательно по всем  чeйкa, БП, значение в PC уменьшаетс  на единицу при наличии единицы в данной  чейке БП. После окончани  процесса сортировки в PC при отсутствии ошибок находитс  нулевое значение. 1 ил.

Description

ю Изобретение относитс  к автоматике и вычислительной технике. Цель изобретени  - повышение надежности . На чертеже изображена схема устройства , Устройство содержит генератор 1 импульсов, счетчик 2, блок 3 пам ти, коммутатор 4, элементы 5 и 6 запрета реверсивный счетчик 7, триггер 8,эле менты И 9, 10 и 11, ИЛИ 12, НЕ 13 и 14, элемент 15 задержки, группу инфо мационных входов 16, вход 17 разреше ни  записи, вход 18 начальной устаковки , тактовый вход 19, входы 20 и 21 записи и считывани , вход 22 начала- сортировки, группу информационных выходов 23 и выход 24 разрешени  считывани . Устройство работает следующим образом . В режиме очистки пам ти сигнал с входа 18 начальной установки устанав ливает счетчики 2 и 7 (не показано) в нулевое состо ние. На входе 17 раз решени  записи ус,танавливаетс  О, запрещающий запись в счетчик 2, на входах 20 и 21 - потенциал О,разрешающий передачу через коммутатор и элемент НЕ 13 импульсов с выхода генератора 1, на выходах элементов i6 и 7 запрета - нулевой уровень.После этого на вход 22 подаетс  сигнал который устанавливает триггер 8 в единичное состо ние. Далее с генератора 1 на счетчик 2 поступает пачка из 2 импульсов, где m - количество разр дов счетчика 2. Одновременно та же инвертированна  пачка импульсов через коммутатор 4 и элемент НЕ 13 поступает на вход записи/считывани  блока 3 пам ти, устанавлива  .его в режим записи. После полного пересчета счетчика 2 во всех  чейках блока 3 пам ти записаны нули. В режиме сортировки на входе 17 устанавливаетс  потенциал I, разреша  запись чисел в счетчик 2 с ин формационных входов 16. На входах 2 и 21 устанавливаютс  соответственно уровни 1 и О, разреша  поступле ние на выход коммутатора 4 сигналов с тактового входа 19. В этом режиме на выходе элемента 5 зацрета устанавливаетс  единичный потенциал, на выходе элемента 6 запрета -,нулевой потенциал. Сортируемьш массив из п различных по величине га-разр дных чисел (п 2°) поступает на входы 16, записываетс  в счетчик 2 и с его выхода поступает на адресные входы блока 3 пам ти. Синхронно с каждым числом на тактовый вход 19 поступает тактовый импульс, который через коммутатор 4 и элемент НЕ 13 поступает на вход записи/считывани  блока 3 пам ти. При этом сначала устанавливаетс  режим чтени  и, если состо ние соответствующей  чейки пам ти нулевое (т.е. поступившее число ранее не встречалось в сортируемом массиве), то через коммутатор 4,элемент 15 задержки и открытый элемент И 9 тактовый импульс поступает на суммирующий вход реверсивного счетчика 7. Таким образом, после окончани  режима сортировки в счетчике 7 будет записано количество различных чисел в сортируемом массиве. По окончании режима сортировки задаетс  режим считывани . На входах 17, 20 и 21 устанавливаютс  соответственно потенциалы О, О и 1, на выходе элемента 5 - нулевой уровень, на выходе элемента 6 - единичный уровень. На вход 22 поступает сигнал, снимающий установку триггера 8 в единичное состо ние . На вход 18 начальной установки подаетс  импульс, устанавливающий счетчик 2 в нулевое состо ние. С генератора 1 поступает пачка из импульсов. При этом на выходе 24 формируетс  1 в случае наличи  в сортируемом массиве числа, значение которого в пор дке возрастани  установлено на выходах 23. При считывании из  чейки единичного значени  импульс от генератора 1 через коммутатор 4, элемент 15 задержки и открытый элемент И 10 поступает на вычитающий вход реверсивного счетчика 7. Если при этом счетчик окажетс  в нулевом состо нии, то задним фронтом сигнала с вьЬсода элемента ИЛИ 12 триггер 8 устанавливаетс  в нулевое состо ние, чем вызывает прекращение поступлени  импульсов на счетный вход счетчика 2. Если количество считанных единиц больше количества сортируемых, чисел, триггер 8 устанавливаетс  в нулевое состо ние раньше окончани  режима считывани . Если количество единиц меньше, после окончани  режима считы

Claims (1)

  1. Формула изобретени 
    Устройство дл  сортировки чисел, содержащее генератор импульсов,счет- чик, блок пам ти, первый элемент НЕ и коммутатор, первый и второй управ- л кицие входы которого  вл ютс  соответственно входами записи и считывани  устройства, выход генератора импульсов соединен с первым информационным входом коммутатора, второй информационный вход которого  вл етс  тактовым входом устройства, выход коммутатора через первый элемент НЕ соединен с входом записи/считывани  блока пам ти, адресные входы которого подключены к выходам соответствующих разр дов счетчика, информационные входы которого  вл ютс  информационными входами устройства, вход разрешени  записи устройства соедине с входом разрешени  записи счетчика и информационным входом блока пам ти вход начальной установки устройства соединен с входом установки счетчика в нулевое состо ние, отличающеес  тем, что, с цельЬ повыше- ни  надежности, в него введены первы и второй элементы запрета, реверсивный счетчик, триггер, первый, второй и третий элементы И, элемент ИЛИ,вто
    o
    5
    0
    рой элемент НЕ и элемент задержки, причем входы записи и считывани  устройства соединены соответственно с
    пр мым и инверсным входами первого элемента запрета и соответственно с инверсным и пр мым входами второго элемента запрета, выходы которого соединены с первыми входами соответственно первого и второго элементов И, выходы которых соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика,выходы разр дов которого соединены с соответствующими входами элемента ИЛИ, выход которого соединен с входом установки в нулевое состо ние триггера, счетный вход счетчика подключен к выходу третьего элемента И, первый и
    второй входы которого подключены соответственно к выходу генератора импульсов и к пр мому выходу триггера , вход установки в единичное состо ние которого  вл етс  входом начала сортировки разрешени  устройства, выход считывани  устройства соединен с выходом блока пам ти, вторым входом первого элемента И и через второй элемент НЕ с вторым входом второго элемента И, выход коммутатора через элемент задержки соединен с третьими входами первого и второго элементов И, выходы счетчика  вл ютс  информационными выходами устройства .
    и
    СЮ
    Редактор Е. Копча
    Составитель В. Горохов
    Техред И.Попович Корректор А. Обручар
    Заказ 6667/42Тираж 671Подписное
    ВНИИПИ Государственного комитета СССР
    по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5
    Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
SU853876185A 1985-03-27 1985-03-27 Устройство дл сортировки чисел SU1277092A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853876185A SU1277092A1 (ru) 1985-03-27 1985-03-27 Устройство дл сортировки чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853876185A SU1277092A1 (ru) 1985-03-27 1985-03-27 Устройство дл сортировки чисел

Publications (1)

Publication Number Publication Date
SU1277092A1 true SU1277092A1 (ru) 1986-12-15

Family

ID=21170211

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853876185A SU1277092A1 (ru) 1985-03-27 1985-03-27 Устройство дл сортировки чисел

Country Status (1)

Country Link
SU (1) SU1277092A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР j№ 1073770, кл. G 06 F 7/06, 1982. Авторское свидетельство СССР № 1183956, кл. G 06 F 7/06, 1984. , *

Similar Documents

Publication Publication Date Title
SU1277092A1 (ru) Устройство дл сортировки чисел
SU1298738A1 (ru) Устройство дл сортировки @ -разр дных чисел
SU1478210A1 (ru) Устройство дл сортировки информации
SU1325565A1 (ru) Буферное запоминающее устройство
SU1238277A1 (ru) Устройство дл выбора достоверного кода
SU1383326A1 (ru) Устройство дл программируемой задержки информации
SU1606972A1 (ru) Устройство дл сортировки информации
RU1833857C (ru) Устройство дл вывода информации
RU1508825C (ru) Устройство дл ввода информации
SU1113793A1 (ru) Устройство дл ввода информации
SU1397968A1 (ru) Буферное запоминающее устройство
SU1524093A1 (ru) Буферное запоминающее устройство
SU1383445A1 (ru) Устройство дл задержки цифровой информации
SU877614A1 (ru) Запоминающее устройство с самоконтролем
SU1327183A1 (ru) Устройство дл преобразовани формата данных в доменной пам ти
SU1168969A1 (ru) Анализатор длительностей выбросов случайных процессов
SU1365075A1 (ru) Устройство дл сортировки информации
SU1322256A1 (ru) Устройство дл сортировки информации
SU1361632A1 (ru) Буферное запоминающее устройство
SU858104A1 (ru) Логическое запоминающее устройтво
SU1316050A1 (ru) Буферное запоминающее устройство
SU1168958A1 (ru) Устройство дл ввода информации
SU1357967A1 (ru) Устройство сопр жени процессора с пам тью
SU1259493A1 (ru) Устройство кодировани
SU1305691A2 (ru) Многоканальное устройство ввода информации