SU1365075A1 - Устройство дл сортировки информации - Google Patents

Abstract

Предлагаемое устройство относитс  к области вычислительной техники и может быть использовано, например , при построении отладочных комплексов дл  определени  частотности команд в отладочной программе. Цель изобретени  - упрощение устройства. Устройство содержит триггеры 4 и 5,

Description

со

05 ел

о

СП

счетчик 6, генератор тактовых импульсов 8, группу элементов 2И-ИЛИ 9, блок пам ти 10, реверсивный счетчик 11, дешифратор нул  12, коммутатор 13, элементы И, ИЛИ. После записи сортируемых чисел в устройство в  че йках блока пам ти по адресам, равным величине чисел, будет записано количество одинаковых чисел в массиве . При опросе блока пам ти на выход устройства считываютс  адреса блока пам ти, содержащие не нулевую информацию, причем каждый из этих адресов будет выведен столько раз, сколько единиц содержит код, зафиксированный в  чейке блока пам ти с этим адресом. 3 ил.

1

Изобретение относитс  к вычислительной технике и может быть использовано , например, при построении отладочных комплексов дл  определени  частотности команд в отладочной про- грамме.

Цель изобретени  - упрощение устройства .

На фиг.1 представлена функциональна  схема устройства дл  сортировки информации; на фиг.2 - временна  диаграмма записи и ранжировани  чисел; на фиг.З - временна  диаграмма смены рабочих режимов устройства.

Предлагаемое устройство содержит информационные входы 1, тактовый вход 2, вход Конец массива 3, триггеры 4 и 5, счетчик 6, элемент И 7, генератор 8 тактовых импульсов, группу элементов 2И-ИЛИ 9, блок 10 пам - ти, реверсивный счетчик 11, дешифратор 12 нул , коммутатор 13, распределитель 14 тактовых импульсов, элемент И 15, элемент ИЛИ 16, выходы 17 элемент 2И-ИЛИ-НЕ 18, элемент 19 задержки .

Устройство работает в режиме приема и сортировки чисел и режиме чтени  отсортированных чисел.

В режиме приема по входу 1 на устройство подаютс  числа, сопровождающиес  синхроимпульсами СИ, поступающими по входу 2 (фиг.2, строки 1 и 2).

По переднему фронту синхроимпульс СИ при вводе каждого числа триггер 5 устанавливаетс  в единичное состо ние , а триггер 4 через элемент И 16- в нулевое (подтверждаетс  исходное). При этом триггер 4 сигналом с выхода

5

Ю

15 0

5

0

устанавливает счетчик 6 адреса на нуль, а триггер 5 сигналом с выхода открывает первое плечо элементов 2 И-ИЛИ 9, обеспечивает режим сложе- ни  реверсивного счетчика 11 и через элемент И 7 запускает генератор 8, который формирует на своем выходе серию импульсов, период которых определ ет работу распределител  14 тактовых импульсов (фиг.2, строки 3 и 5). Распределитель 14 формирует на своем выходе п ть тактовых импульсов (фиг.2, строки 6-10).,

Каждый из этих импульсов () определ ет шаг работы устройства. Следовательно, процесс записи чисел производитс  за п ть последовательно выполн емых микрокоманд.

На первом шаге микрокомандой Y, блок 10 пам ти переводитс  в режим Чтение информации, т.е. на выходе блока считываетс  содержимое  чейки, адрес которой определ етс  величиной числа. Число при этом через первое плечо группы элементов 2И-ИЛИ 9 поступает на адресный вход блока 10 пам ти .

По заднему фронту первой микрокоманды Y содержимое А .  чейки блока пам ти фиксируетс  на счетном регистре 11

СР

«:ОЗУ А.7,

- знак присвоени ;

- соде ржимое блока пам ти с адресом, определ емым величиной числа. тем, что дешифрат ор. 12 дл  вьщелени  нулевого

значени  числа, то рассмотринают подробнее процедуру записи информации в реверсивный счетчик 1 1 .

Особенность этой процедуры про вл етс , когда предыдущее (перед записью ) состо ние реверсивного счетчика нулевое. Дешифратор 12 вьщел ет нулевое состо ние реверсивного счетчика 11 и единичным сигналом с его выхода реверсивный счетчик должен обнул тьс . Однако в момент действи  микрокоманды Y, работа дешифратора через элемент 2И-Р1ПИ-НЕ 18 запрещена , поэтому обнул ющий сигнал с R- входа реверсивного счетчика 11 сн т на врем  действи  микрокоманды Y , и создаетс  условие дл  записи информации в реверсивный счетчик 11 по управл ющему С-входу, но при этом должно выполн тьс  условие

с:, + д) 1зп, (1)

где I - задержка на элементе

2И-ИЛИ-НЕ 18;

2 - задержка в дешифраторе 12; врем  записи информации в инверсивный счетчик.

В противном случае дл  выполнени  услови  (1) в обнул ющую цепь необходимо ввести линию задержки.

Второй шаг - во врем  действи  микрокоманды Y в рассматриваемом режиме - холостой.

На третьем шаге передним фронтом микрокоманды Y производитс  суммирование единицы к содержимому реверсивного счетчика 11, зафиксированному на первом шаге. При этом имеетс  особый случай, когда содержимое реверсивного счетчика нулевое и дешифратор 12 может выделить обнул ющий сигнал дл  установки в нуль содержимого реверсивного счетчика. В этом случае прибавление единицы к нулю стало бы невозможным. Дл  устранени  этого  влени  на элементе 2И-ИЛИ-НЕ 18 в третьем такте рассматриваемого режима выдел етс  запрещающий работу дешифратора 12 сигнал, что обеспечивает выполнение суммировани . При этом должно выполн тьс  условие

( - ) 2.,- ,

(2)

где задержка микрокоманды Yj

на блоке 19 задержки; 0. - врем  установки первого

разр да счетного регистра,

На четвертом шаге микрокомандой У блок пам ти переводитс  в режим записи информации. Измененное содержимое реверсивного счетчика 11 фиксируетс  в  чейку блока пам ти с адресом, определ емым величиной подаваемого по входу 1 числа (фиг.2).

На п том шаге триггер сбрасывает- с  в нулевое состо ние и процесс приема очередного числа прекращаетс .

Устройство готово дл  приема следующего числа. Процедура приема повтор етс  до тех пор, пока на устрой- ство не поступает сигнал Конец массива .

Таким образом, сами сортируемые числа не занос тс  в блок пам ти, они  вл ютс  лишь адресами дл  соответст- вующих  чеек блока пам ти, в каждой из которых суммируетс  количество поступлений одинаковых по величине чисел.

Поскольку при поступлении на устройство сортируемые числа отмечаютс  числами в соответствующих  чейках ОЗУ, то эти числа несут информацию о величине сортируемого числа и о количестве поступлений одинаковых чисел

30

на вход устройства.

Если теперь на адресный вход блока пам ти подать р д натуральных чисел, допустим, от нул  до п, а на выход устройства вьюодить числа из п того

р да, повтор   их столько раз, сколько единиц содержитс  в соответствующей  чейке блока пам ти или запрещать выдачу соответствующего числа, если в соответствующей  чейке блока пам ти

содержитс  нуль, то на выходе устройства воспроизведена последовательность чисел в соответствии с пор дком формировани  натурального р да чисел.

Таким образом, пор док ранжировани  можно мен ть, измен   начальную установку счетчика 6 или систему его счета.

В соответствии с изложенным по сн ют работу устройства в режиме чтени  чисел.

Режим чтени  чисел осуществл етс  после поступлени  на вход устройства сигнала Конец массива по шине 3, который устанавливает триггер 4 в состо ние единицы (фиг.З, строки 1 и 2).

Триггер 5 сброшен на нуль.

Снгйалом с Q-выхода открываетс  второе плечо группы элементов 2И-ИЛИ 9, реверсивный счетчик переводитс  в режим вычитани , разблокировывает- с  (снимаетс  обнул ющил потенциал) счетчик 6 адресов, разрешаетс  работ коммутатора 13, через элемент ИЛИ 7 запускаетс  г енератор 8 тактовых импульсов , формирующий серию синхроимпульсов , на базе которой распределитель 14 формирует п ть микрокоманд, определ ющих п ть шагов работы устройства в рассматриваемом режиме.

На первом шаге (микрокоманда Y ) значение содержимого счетчика 6 поступает на адресный вход блока 10 пам ти , которое микрокомандой Y, переводитс  в режим чтени . Задним фронтом микрокоманды содержимое соответствующей  чейки блока пам ти фиксируетс  в реверсивном счетчике 11. Значение счетчика 6 поступает на коммутатор 13 (фиг.З, строки 5, 10 и 14).

На втором шаге (У), если значени содержимого счетного регистра 11 не нулевое, коммутатор 13 формирует на выходе 17 устройства значение счетчика 6 (фиг.З, строки 6, 11, 12 и 14).

Если на регистре 11 зафиксирован нуль, то дешифратор 12 запрещает работу коммутатора 13, и на выход 17 устройства информаци  не поступает.

На третьем шаге (Y.) через элемент 19 задержки производитс  вычитание единицы из содержимого реверсивного счетчика 11. Если содержимое последнего нулевое, то вычитание не производитс , так как через дешифратор 12 нул  на обнул ющий Р-вход счетчика подаетс  обнул ющий сигнал, и реверсивный счетчик 11 остаетс  в нулевом состо нии (фиг.З, строки 7 и 11).

На четвертом шаге (4) блок .пам ти переводитс  в режим записи. Производитс  запись содержимого реверсивного счетчика, измененного на третьем шаге, в  чейку блока 10,.пам ти , адрес которой определ етс  содержимым счетчика 6.

На п том шаге микрокомандой (Y,) через элемент И 15 измен етс  содержимое счетчика 6, если дешифратор 12 выдел ет нулевое состо ние реверсивного счетчика 11 и разрешает работу

элемента И 15, в противном случае содержимое счетчика 6 не измен етс .

Работа устройства в соответствии с описанной цикличностью повтор етс  до тех пор, пока счетчи.к 6 не выдел ет сигнал переполнени  и не сбрасывает на нуль через элемент ИЛИ 16 триггер 4, после чего работа устройства прекращаетс . На выходе 17 устройства вьщел етс  последовательность чисел, ранее (в первом режиме) поступивша  на вход устройства.

Следовательно после записи сортируемых чисел в устройство в  чейке блока пам ти зафиксирован код, характеризующий количество поступлений, равных по модулю числам, величина (модуль) которых идентифицируетс 

адресом соответствующей  чейки блока пам ти.

При опросе блока пам ти на выход рыведены (считаны) адреса  чеек блока пам ти, содержащие не нулевую информацию . Причем каждый из этих адресов на выход устройства выведен столько раз, сколько единиц содержит код, зафиксированный в  чейке блока пам ти с этим адресом.

Claims (1)

1. Формула изобретени 

   Устройство дл  сортировки информации , содержащее счетчик, блок пам ти , реверсивный счетчик, дешифратор нул , коммутатор, триггер, два элемента ИЛИ, генератор тактовых импульсов и распределитель тактовых импульсов, причем выходы разр дов счетчика соединены с соответствующими информационными входами коммутатора , информационные выходы блока пам ти соединены с соответствующими информационными входами реверсивного счетчика, выходы разр дов которого

   соединены с информационными входами дешифратора нул  и соответствующими информационными входами блока пам ти, вход разрешени  чтени  которого соединен с первым выходом распределител  тактовых импульсов, отличающеес  тем, что, с целью упрощени  устройства, оно содержит второй триггер, элемент И, элемент 2И-ИЛИ-НЕ, элемент задержки и группу элементов

   2И-ИЛИ, причем тактовый вход устройства соединен с входом установки в единичное состо ние первого триггера и первым входом первого элемента ИЛИ, выход которого соединен с входом ус

   тановки в нулевое состо ние второго триггера, вход установки в единичное состо ние которого  вл етс  входом Конец массива устройства, а инверсный выход соединен с первым входом второго элемента ИЛИ, первым управл ющим входом коммутатора, входом разрешени  вычитани  реверсивного счетчика, входом установки в нулевое состо ние счетчика и управл ющими входами первых элементов И, элементов 2И-ИЛИ группы, информационные входы которых подключены к выходам соответствующих разр дов счетчика, выход переполнени  которого соединен с вторым входом первого элемента ИЛИ а счетный вход подключен к выходу элемента И, инверсный вход которого соединен с выходом дешифратора нул , входом установки в нулевое состо ние реверсивного счетчика и вторым управл ющим входом коммутатора, стробирую щий вход которого соединен с вторым выходом рас пределител  тактовых импульсов , а выходы  вл ютс  выходами устройства, информационный вход первого триггера подключен к входу логического нул  устройств, а пр мой выход соединен с вторым входом второго элемента ИЛИ, управл ющими вхо

   Выход Г агистр. 1 Л.

   Выход шины си 2

   Выход Q Триггера 5

   Выход а Триггера 4

   Bt/Jtod бибратораВ

   Работа ОЗУЮ

   Работа счетного Регистра il

   10

   50758

   дами вторых элементов И, элементов 2И-Ш1И группы, входом разрешени  сложени  реверсивного счетчика и первым входом первого элемента И, элемента 2И-ИЛИ--НЕ, второй вход которого подключен к третьему выходу распределител  тактовых импульсов и через элемент задержки к -счетному входу реверсивного счетчика, синхровход которого соединен с первым выходом распределител  тактовых импульсов и объединенными входами второго элемента И, элемента 2И-ИЛИ-НЕ, выход которого подключен к управл ющему входу дешифратора нул , выход второго эПе- мента ИЛИ соединен с входом запуска генератора тактовых импульсов, выход которого соединен с входом распределител  тактовых импульсов, четвертый выход которого соединен с входом раз15

   20

   решени  записи блока пам ти, адресные входы которого соединены с выходами соответствующих элементов 2И-ИЛИ группы, информационные входы вторых элементов И которых  вл ютс  информационными входами устройства, п тый выход распределител  тактовых импульсов подключен к пр мому входу элемента И и синхровходу первого триггера.

   Фиг 2

   Конец naccuSa

   Выход Триггера4

   Выход Jриг г ера 5

   Вь/ход нульти Sufpamopa 8

   11 1

   ч «о

   а

   Ра fото ОЗУЮ

   Работа

   сметного Регистра f{

   Работа коммутатора /3

   Bbfxod эленента.И 15

   Работа счетчика б