SU1667005A1 - Устройство дл программного управлени - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. Целью изобретени   вл етс  экономи  объема пам ти устройства за счет уменьшени  части объема избыточной информации путем введени  дополнительных форматов с независимой выдачей кода временного интервала и кода операции с блока пам ти при формировании "длинных" команд. Устройство содержит входной счетчик, дешифратор, выходной регистр, блок пам ти, элемент задержки, счетчик адреса, вход синхронизации устройства, M регистров сдвига первой группы, N регистров сдвига второй группы, мультиплексор, дополнительный счетчик импульсов, два триггера, M регистров сдвига третьей группы, N регистров сдвига четвертой группы, элементы И - НЕ, ИЛИ, И, ИЛИ - НЕ. 2 ил.

Description

w

И

Устройство дл  программного управлени  относитс  к автоматике и вычислительной технике и может быть использовано в качестве устройства управлени  системами в реальном масштабе времени.

Целью изобретени   вл етс  экономи  объема пам ти устройства за счет уменьшени  части объема избыточной информации путем введени  дополнительных форматов с независимой выдачей кода временного интервала и кода операции с блока пам ти при формировании длинных команд.

На фиг. 1 приведена структурна  схема предлагаемого устройства; н фиг 2 - временные диаграммы работы.

Устройство дл  программного управлени  содержит входной счетчик 1 импульсов, дешифратор 2, выходной регистр 3, блок 4 пам ти команд, первый элемент 5 задержки , счетчик 6 адреса, вход 7 синхронизации

устройства, выходна  шина 8, m регистров сдвига 9i...9m первой группы, п регистров сдвига 10i,..10n второй группы, мультиплексор 11, дополнительный счетчик 12 импульсов , первый 13 и второй 14 триггеры, m регистров сдвига 15i...15m третьей группы, п регистров сдвига 16i...16n четвертой группы , первый 17, второй 18 и третий 19 элементы И-НЕ, первый 20, второй 21 элементы ИЛИ, элемент И 22, четвертый элемент И-НЕ 23, элемент ИЛИ-НЕ 24, второй элемент 25 задержки, вход 26 установки устройства.

Устройство дл  программного управлени  работает следующим образом.

На фиг. 2 показан пример возможных временных диаграмм работы устройства, где а - вход 26 установки устройства; b - вход 7 синхронизации устройства; с - второй выход элемента 5 задержки (каскадное

О

О

а о ел

соединениеодновибраторов); d -третий выход элемента 5 задержки (каскадное соеди- нение одновибраторов); е - первый управл ющий выход блока 4 пам ти команд; f - второй управл ющий выход блока 4 пам ти команд; g - выход триггера 13; h - выход элемента И-НЕ 19; I-выход триггера 14; j - выход элемента И-НЕ 17; k - выход элемента ИЛИ 21; I - выход элемента ИЛИ 20; m - выход элемента И-НЕ 18; п - первый выход первого элемента 5 задержки; о - выход переноса (заема) дополнительного счетчика 12 импульсов; р - выход элемента И-НЕ 23.

На временных диаграммах показаны 39 позиций, которым соответствуют изменени  режимов работы устройства.

На вход 26 установки устройства подаетс  инверсный импульс, показанный на фиг. 2а, поз. 1, который устанавливает счетчик 6 адреса, второй триггер 14 и через элемент И-НЕ 23 устанавливает в единичное состо ние по инверсному выходу триг rep 13, сбрасывает первую 9i...9m, вторую 10i...10n, третью 15i...15m, четвертую 16i...16n группы регистров сдвига.

На вход устройства поступает частота синхронизации устройства, показанна  на фиг. 2Ь, поз. 2 и 3, котора , благодар  установке первого триггера 13 (фиг. 2d, поз. 1 и 2) поступает через элемент И 22 на вход разрешени  выдачи данных блока 4 пам ти команд и вход элемента 5 задержки. Происходит выдача данных с блока 4 пам ти команд по адресу, задаваемому счетчиком 6 адреса, с активным состо нием на информационных выходах (ранее блок 4 пам ти команд находитс  в режиме хранени  информации по первой и второй информационным группам выходов, а также первому и второму управл ющим выходам блока 4 пам ти мог находитьс  в высокоимпедансном третьем состо нии, что позвол ет экономить энергию, потребл емую устройством в интервалах между выдачами), чему соответствует фиг. 2е, f, поз. 2-5. Третье состо ние показано на временных диаграммах штриховкой вида XXX.

Выходные (т + п + 2) - разр дные данные блока 4 пам ти разбиты на первый управл ющий выход, второй управл ющий выход, первую m-разр дную группу выходов , вторую n-разр дную группу выходов.

В зависимости от кода двухразр дного признака формата на первом и втором управл ющих выходах соответственно различают четыре вида формата выдачи данных с блока 4 пам ти команд. Формат блока 4 пам ти с нулевыми логическими признаками формата на управл ющих выходах называетс  обычным форматом, при этом, во второй n-разр дной группе с выхода блока 4 пам ти выдаетс  код интервала времени, а в первой m-разр дной группе с выхода блока 4 пам ти выдаетс  код операции.

Формат блока 4 пам ти с единичным логическим первым и нулевым логическим вторым признаками формата на первом и втором управл ющих выходах называетс 

0 форматом временного интервала, при этом в первой m-разр дной и второй п-разр дной группе выходов блока 4 пам ти выдаетс  (т + поразр дный код временного интервала .

5Формат блока 4 пам ти с нулевым логическим первым и единичным логическим вторым признаками на периом и втором управл ющих выходах называетс  форматом кода операции, при этом, в первой

0 m-разр дной и второй п-разр дной группе выходов блока 4 пам ти выдаетс  (т + поразр дный код операции. Формат блока 4 пам ти с единичным логическим первым и вторым признаками формата на

5 первом и втором управл ющих выходах называетс  обратным форматом, при этом, во второй п-разр дной группе с выхода блока 4 пам ти выдаетс  код операции, а в первой m-разр дной группе с выхода блока 4 пам 0 ти выдаетс  код временного интервала.

Под обычной командой называетс  команда, формируема  выдачей одного обычного формата заданной длины, разр дность которой позвол ет производить выда5 чу наиболее часто встречающихс  команд с кодом операции разр дностью m и кодом интервалов времени между командами разр дностью п.

С целью наиболее эффективного ис0 пользовани  блока 4 пам ти длинные команды , которые встречаютс  реже обычных команд, выдаютс  с блока пам ти последовательно в виде формата операции , формата временного интервала,

5 обратного формата, число каждого из которых может быть 0, 1, 2, 3, 4 и одной простой командой, завершающей выдачу с блока 4 пам ти.

В случае выдачи (формировани ) про0 стой команды с выхода блока 4 пам ти элемент ИЛИ-НЕ 24 формирует на вход элемента И-НЕ 19, а также вход данных триггера 14 уровень логической единицы, так как на первом и втором входах элемента

5 ИЛИ-НЕ логические нули (фиг. 2е и f, позиции 2-4).

Импульс, показанный на фиг. 2с, поз. 2 и 3, с второго выхода элемента 5 задержки через элемент И-НЕ 19 (фиг. -2h, поз. 2 и 3), поступают на вход записи информации (начальной установки) дополнительного счетчика 12 импульсов, который производит параллельную запись m-разр дного кода временного интервала с блока 4 пам ти, а также на вход синхронизации выходного регистра 3, где по фронту -Г происходит запись n-разр дного кода операции с блока 4 пам .и и нулевого кода с выходов вторых 10i...10n, третьих 15i...15m групп регистров сдвига, так как они установлены ранее Код выходного регистра 3 поступает на вход дешифратора 2, который дешифрует информацию и выдает соответствующие команды на выходную шину 8.

Кроме того, импульс с выхода элемента И-НЕ 19 с задержкой переворачивает триггер 13 (фиг. 2д, поз. 4), который запрещает прохождение частоты синхронизации устройства с входа 7 синхронизации устройства через элемент И 23 на вход элемента 5 задержки и на вход считывани  блока 4 пам ти , вследствие чего прекращаетс  выдача данных с блока 4 пам ти

Элемент 5 задержки завершает формирование импульса по первому выходу на счетный вход счетчика (фиг 2п поз 6), который увеличивает (уменьшает в случае обратного счета) величину выходного кода выдаваемого на адресные входы блока 4 пам ти на единицу

Триггер 14 установлен в исходное состо ние (фиг. 2i, поз 1-10) и, управл   первым мультиплексором 11, подключает входную частоту с входа 7 синхронизации устройства через мультиплексор 11 на счет ный вход дополнительного счетчика 12 им пульсов. В случае формировани  простых команд выход переноса входного счетчика 1 отключен и он не принимает участи  в формировании временного интервала а поэтому здесь не рассматриваетс 

На дополнительном счетчике 12 импульсов формируетс  временной интервал между текущей и последующей командой, который завершаетс  формированием отрицательного импульса (фиг 2с поз 9 и 10) на вход элемента 25 задержки и через элемент И-НЕ 23 производит началоную установку первой 9i 9m, второй 10i 10n, третьей 15i...15m, четвертой 16i 16n групп регистров сдвига, устанавливает в единичное состо ние триггер 13, который разрешает прохождение частоты синхронизации устройства с входа 7 синхронизации устройства на вход считывани  блока 4 пам ти и вход элемента 5 задержки Начинаетс  но ва  выдача данных

В случае повторной выдачи простых ко манде задержкой на элементе 25 задержки относительно импульса переноса дополнительного счетчика 12 импульсов происходит запись нулевого логического уровн  элемента ИЛИ -НЕ 24 в триггер 14 (фиг. 2Г, поз 32) В дальнейшем работа устройства повтор етс  при поступлении обычных команд.

Рассмотрим работу устройства при использовании длинной команды, считывание которой осуществл етс  с первых и вторых групп выходов блока 4 пам ти после0 довательно в виде I составл ющих частей команды с вышеуказанными видами форматов при эгом простой формат  вл етс  завершающей (последней) составл ющей длинной команды

5Пусть на выходе дополнительного счетчика 12 импульсов сформировалс  отрицательный импульс переноса (заема) (фиг 20, поз 9 и 10) который через элемент И НЕ 23 (фиг 2р, поз 9 и 10) произвел начальную

0 установку первых 9i 9m вторых 10i 10n, третьих 15i 15m четвертых 16i 16n групп регистров сдвига и установил в единичное состо ние по инверсному выходу триггер 13, который разрешает прохождение им5 пульсов синхронизации с входа 7 синхронизации устройства на вход элемента 5 задержки и вход считывани  блока 4 пам ти , который выдает информацию, соответствующую коду адреса счетчика 6 адреса, на

0 первой и второй группе выходов на первые и вторые управл ющие выходы (фиг 2е, f. поз 10-13)

Так как перва  составл юща  данных, выдаваемых с блока 4 пам ти при испопь

5 зовании длинной команды отлична от простого формата го на первом и втором управл ющих выходах блока 4 пам ти код признаков команд на первом и втором управл ющих выходах блока 4 пам ти отличен

0 от 00, и поэтому на выходе элемента ИЛИ- НЕ 24 при выдаче длинных команд с блока 4 пам ти присутствует уровень логического нул , и по вление импульса на втором выходе первого элемента 5 задержки не приво5 дит к изменению состо ни  триггера 13 (фиг. 2д, поз 10-12)

Элемент 25 задержки с задержкой по отношению к импульсу переноса дополнительного счетчика 12 импульсов производит

0 запись уровн  логической единицы в триггер 14, который подключает выход переноса (заема) входного счетчика 1 к счетному входу дополнительного счетчика 12 импульсов В случае выдачи формата временного

5 ин.ервала, дл  которого код признака 10 с управл ющих выходов блока 4 пам ти и импульсы синхронизации с второго и третьего выходов первого элемента 5 задержки проход т через элемент И-НЕ 17 и элемент ИЛИ 21 на синхровходы сдвигч первой

9i...9m и четвертой 16i...16a групп регистров сдвига соответственно (фиг. 2J, k, поз. 10- 12). Таким образом, информаци  с первых и вторых гр/пп выходов блока 4 пам ти записываетс  со сдвигом информации в регистрах 9i...9m в первые и четвертые 16i...16n групп регистров сдвига. Далее блок 4 пам ти прекращает выдачу данных, а первый элемент 5 задержки завершает формирование импульса на первом выходе (фиг. 2п, поз. 14), что соответствует очередной смене выходного кода адреса счетчика 6 адреса.

Далее с приходом очередного импульса частоты синхронизации с входа 7 синхронизации устройства повтор етс  выдача очередных данных с блока 4 пам ти по новому адресу, где может быть записан формат кода операции, формат временного интервала , либо обратный формат.

При этом, в случае выдачи с блока 4 пам ти формата кода операции импульсы синхронизации с второго и третьего выходов первого элемента 5 задержки проход т через элемент И-НЕ 18 и элемент ИЛИ 20 соответственно на синхровходы сдвига регистров сдвига 10i...10n второй и 15i...15m третьей групп, где записываетс  информаци  с выходов второй и первой групп выходов блока 4 пам ти (фиг, 2е, m поз. 15 и 16), а в случае обратного кода импульс синхронизации с второго выхода второго элемента 5 задержки проходит через элемент И-НЕ 17 и элемент И-НЕ 18 на соответствующие синхровходы сдвига первой 9i...9m и второй 10i...10n групп регистров сдвига (фиг. 21, m поз. 19 и 20), где записываетс  информаци  с выходов первой и второй групп выходов блока 4 пам ти соответственно.

Далее блок 4 пам ти прекращает выдачу данных, а элемент 5 задержки завершает формирование импульса на первом выходе (фиг. 2п. поз. 17, 18 и 22), что соответствует очередной смене, т.е. увеличению или уменьшению выходного кода адреса счетчика 6 адреса на единицу.

Далее работа устройства в процессе выдачи данных с блока 4 пам ти происходит аналогичным образом.

Пусть произошла выдача последней 1-й составл ющей данной сложной команды, структуре которой соответствует обычный формат выдачи данных с блока 4 пам ти, а значит, первый и второй признаки команд на первом и втором управл ющих выходах блока 4 пам ти уровни логических нулей, что дешифрирует элемент И Л И-НЕ 24 и выдает на выход уровень логической единицы, который разрешает прохождению импульса с второго выхода первого элемента 5 задержки через элемент И-НЕ 19 н вход записи

триггера 13, импульсы синхронизации первого элемента 5 задержки проход т через элемент ИЛИ 20 и элемент ИЛИ 21 на соответствующие синхровходы сдвига третьей

15i...15m и четвертой 16i...16n групп регистров сдвига (фиг. 2 k и е, поз. 23 и 24).

Таким образом, информаци  с первых и вторых групп выходов блока 4 пам ти записываетс  со сдвигом информации в четвертые 16i...16n и третьи 15i...15m группы регистров сдвига.

Импульс с второго выхода элемента 5 задержки проходит через элемент И-НЕ 19 и завершает запись информации в выходной регистр 3 с второй группы выходов блока 4 пам ти и с выходов второй 10i...10n и третьей 15i...15m групп регистров сдвига (фиг. 2k и I, поз. 23 и 24) завершает параллельные записи (установки) входного счетчика 1 и счетчика 12 импульсов, а также переворачивает по входу записи триггер 13, который запрещает выдачу импульсов синхронизации с входа 7 синхронизации устройства на вход элемента 5 задержки и вход

считывани  блока 4 пам ти, который переходит в режим хранени . Дешифратор 2 дешифрирует выходной код выходного регистра 3 и выдает новые команды на выходную шину 8 устройства.

Элемент 5 задержки завершает формирование импульсов с первого выхода на счетный вход счетчика 6 адреса, который увеличивает (уменьшает) выходной код счетчика 6 адреса на единицу.

Далее происходит формирование вре- менного интервала путем счета частоты син- хронизации, поступающей с входа 7 синхронизации устройства на последовательно соединенных через мультиплексор

11 входном счетчике 1 и счетчике 12, формирование которого завершаетс  по влением отрицательного импульса на выходе переноса дополнительного счетчика 12 импульсов (фиг. 20, поз. 30 и 31). Работа устройства

при формировании простых (фиг. 2р, поз. 31-39), а также длинных команд повтор етс  аналогично описанному.

Claims (1)

1. Формула изобретени  Устройство дл  программного управлени , содержащее входной счетчик импульсов , дешифратор, выходной регистр, блок пам ти команд, первый элемент задержки, счетчик адреса, регистры сдвига первой группы, регистры сдвига второй группы, мультиплексор, дополнительный счетчик импульсов, первый и вторе триггеры, причем вход считывани  блока пам ти команд соединен с входом первого элемента задержки , первый выход которого соединен со

   счетным входом счетчика адреса, выходна  шина которого подключена к группе адресных входов блока пам ти команд, перва  группа m выходов которого соединена с информационными входами последоватепь- ной записи п регистров сдвига первой группы, группа выходов котгрых соединена с группой информационных входов входного счетчика импульсов, выход переноса которого соединен с первым информационным входом мультиплексора, выход которого соединен со счетным входом дополнительного счетчика импульсов, вход ввода информации которого соединен с входом записи выходного регистра, а также с вхо- дом ввода информации входного счетчика импульсов, счетный вход которого соединен с вторым информационным входом мультиплексора , а также входом синхронизации устройства, втора  группа п выходов блока пам ти команд соединена с первой группой информационных входов выходного регистра и с информационными входами последовательной записи п регистров сдвига второй группы, группа входов которых соединена с второй группой информационных входов выходного регистра, разр дные выходы которого подключены к выходам дешифратора , группа выходов которого подключена к выходной шине устройства, кроме того, син- хровходы сдвига m регистров сдвига первой группы и п регистров сдвига второй группы объединены соответственно, отличаю щ е е с   тем, что, с целью экономии пам ти, в него введены m регистров сдвигу третьей группы и п регистров сдвига четвертой группы, первый, второй, третий и четвертый элементы И-НЕ. первый, второй элементы ИЛИ, элемент И, элемент ИЛИ- НЕ, второй элемент задержки, при этом пер- ва  группа m выходов блока пам ти команд соединена с группой информационных входов дополнительного счетчика импульсов, а также с информационными входами последовательной записи п регистров сдвига третьей группы, группа выходов которых соединена с третьей группой информационных входов записи выходного регистра соответственно, втора  группа п выходов блока пам ти команд соединена с информа- ционными входами последовательной записи m регистров сдвига четвертой группы, группа выходов которых соединена с второй группой m информационных входов входного счетчика импульсов, первый управл ю-

   щий выход блока пам ти команд соединен с первым входом элемента ИЛИ-НЕ, первым входом первого элемента ИЛИ, первым входом первого элемента И-НЕ. выход которого соединен с синхровходом сдвига m регистров сдвига первой группы соответственно , второй управл ющий выход блока пам ти команд соединен с вторым входом элемента ИЛИ-НЕ, первым входом второго элемента И-НС и с первым входом второго элемента ИЛИ, выход которого соединен с синхровходами сдвига п регистров сдвига четвертой группы соответственно, вход синхронизации устройства соединен со счетным входом входного счетчика импульсов. чторым входом мультиплексора, вторым входом первого элемента И, выход которого соединен с входом считывани  блока пам ти команд и с входом первого элемента задержки , второй выход которого соединен с первым входом третьего элемента И-НЕ, вторым входом первого элемента И-НЕ, вторым входом второго элемента И-НЕ, выход которого соединен с синхровходами сдвига п регистров сдвига второй группы соответственно, третий выход первого эле- мента задержки соединен с вторым входом второго элемента ИЛИ и с вторым входом первого элемента ИЛИ, выход которого соединен с синхровходами сдвига m регистров сдвига третьей группы соответственно, выход элемента ИЛИ-НЕ соединен с входом данных второго триггера и вторым входом третьего элемента И-НЕ, выход которого соединен с синхровходом первого триггера, с входом записи выходного регистра , входом ввода информации входного счетчика импульсов, а также входом ввода информации дополнительного счетчика импульсов, выход переноса которого соединен с первым входом четвертого элемента И-НЕ, а также входом второго элемента задержки, выход которого соединен с синхровходом второго триггера, выход которого соединен с управл ющим входом мультиплексора, кроме того, вход установки устройства соединен с входом ввода информации счетчика адреса, входом сброса второго триггера, вторым входом четвертого элемента И-НЕ, выход которого соединен с входами сброса регистров сдвига первой, второй, третьей и четвертой групп, а также с входом сброса первого триггера, выход которого подключен к первому входу первого элемента И.

   и

   о

   С

   d

   е

   f

   9- fi

   L j

   к t

   т n о

   P

   I Wl

   1- ii 11

   8

   { №№№№.&Щь

   -и

   ii; 11 iii-1

   I I I I I

   - i IP I i I I и i i i I M i i i i i i i : i ij in; i

   . - ::-441.- - :f1-b;-.-bf -::: 4 хх { 1кфхxx xjljx«x ,- ШПЬг

   H I I , J ИII I li

   Till

   xx)Jn Hj&b-H(r )0(xx(ibo(--,yxk-ffxi- . I « r-jT-4-y--

   un . x-X)o6oMW w...

   -H-iI I

   Tl

   цi

   IT- -гтг-fi i 11i i -.IT-rn-г И-i- I I

   I IJ, jI

   I I I I I

   I II l I MI

   .

   j jiri kt:.

   i-H

   T LT IT

   i

   1

   ;-.-bf -:::I I li

   Till

   un . x-X)o6oMW w...

   :.

   i

   1

   Фиг. 2