SU1363179A1 - Устройство дл отображени графической информации на экране растрового диспле - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах отображени  информации с растровой разверткой, изобретени  - повьшение надежности устройства путем устранени  искажений изображени  в моменты записи информации - достигаетс  введением блока 1 буферной сверхоперативной пам ти и соответствующих функциональных св зей. В предлагаемом устройстве считывание графической информации из блока 4 оперативной пам ти в формирователь 5 видеосигнала происходит посто нно, если запись из ЭВМ совпаi (Л со а оо со

Description

1363179

ла по времени со считыванием из бло- блок 4 до окончани  считывани  из ка 4 оперативной пам ти, то осутцест- блока и формирователь 5. 1 з.п. ф-лы, вл етс  задержка записи из ЭВМ в 8 ил.

1

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах отображени  информации с растровой разверткой.

Цель изобретени  - повышение надежности устройства путем устранени  искажений изобретени  в моменты перезаписи информации,

Иа фиг, представлена схема предлагаемого устройства; на фиг,2 - функциональна  схема блока управлени ; на фиГоЗ. - функциональна  схема блока сопр жени ; на фиг.4 - принципиальна  схема- формировател  видеосигнала; на фиг,5 - временные диаграммы работы блока управлени ; на фиг.6 - временна  диаграмма работы блока сопр жени ; на фиг. 7 и 8 - функциональна  схема блока буферной сверхоперативной пам ти.

Устройство содержит блок I буферной сверхоперативной пам ти, первый вход-выход которого  вл етс  управл ющим выходом-входом 2 устройства и соединен с интерфейсом 3 ЭВМ, блок

4оперативной пам ти, формирователь

5видеосигнала, блок 6 -управлени  и блок 7 сопр жени , первый вход которого  вл етс  информационным входом 8 устройства.

Блок 6 управлени  содержит D-триг- геры 9-1-2, счетчик 13 и генератор 14, элементы НЕ 15-17, элементы И 18 и 19, элементы И-НЕ 20-23 и дифференцирующую цепочку 24. Блок 7 сопр жени  содержит D-триггеры 25-29, дешифратор 30 адреса, шинный формирователь 31, элементы И-НЕ 32-35, элементы НЕ 36 и 37, -элемент И 38.

Формирователь 5 видеосигнала содержит сдвиговый регистр 39; элемент НЕ 40, элементы И-НЕ 41-44 и сдвиговый регистр 45.

Блок буферной сверхоперативной пам ти содержит регистры-счетчики 46- 48, дешифраторы 49-54, элементы И 5564 , элементы 2И-ИЛИ 65г70, регистр- счетчик 71, счетчики 72 и 73.

Устройство работает следующим образом .

Весь цикл работы разбит на две чередующиес  фазы: перва  фаза - считывание из блока 4 байта графической информации в фор мирователь 5 цидео- сигнала, и втора  фаза - в течение которой разрешен обмен между блоком 4 и ЭВМ (не показана) через блок 1 , Фаза определ етс  логическим уровнем на первом выходе блока 6 управлени  О - 2-а  фаза, 1 - 1-а  фаза.

Работа устройства синхронизируетс  кадровыми и строчными синхроимпульсами контроллера символьного диспле  (не показан) на первый и второй входы 74 и 75 блока 6 управлени  ,

С приходом кадрового синхроимпульса (вход 75) на п том выходе 76 блока 6 формируетс  импульс записи WC, таким образом соответствующий регистр-счетчик блока 1 обнул етс  (четвертый выход 77 подключен к сигналу О). Далее с наступлением первой фазы происходит следующее. На выходах 78 и 79 блока 6 вырабатываютс  сигналы низкого уровн , таким образом младший байт регистра-счетчика через выход 80 подключаетс  к адресному входу блока 4, одновременно

на выходе 81 блока 6 формируетс  уп

равл ющии сигнал считывани , с приходом следующего такта частоты F на выходе 79 блока 6 устанавливаетс  вы- .. сокий потенциал, а на выходе 82 низкий , подключа  теперь к входу адреса блока старший байт регистра- счетчика через выход 83, на выходе 81 блока 6 формируетс  второй управл ющий сигнал дл  блока 4; через некоторое врем , необходимое дл  по влени  информации на выходе 83 блока 4, на выходе 84 блока 6 формируетс  сигнал высокого уровн , перевод щий

формирователь 5 видеосигнала в режим параллельной записи, импульсом с выхода 85 блока 6 байт информации переписываетс  с выхода 83 блока 4 в формирователь 5 видеосигнала, импульсы с выхода 86 блока 6 осуществл ют сдвиг информа1;ии из формировател  5 на выход 87 видеосигнала. Таким образом , на первой по счету после кадрового синхроимпульса фазе происходит вывод графической информации из нулевой  чейки блока 4, Импульс счета регистра-счетчика вырабатываетс  во врем  второй фазы на шестом выходе 88 блока 6, таким образом в следующей по счету после кадрового синхроимпульса первой фазе осуществл етс  вывод информации из первой  чейки блока 4 и т.д., т.е. происходит последовательное считывание всех  чеек блока 4 и формирование изображени  на всем поле экрана. Во врем  действи  строчного синхроимпульса выходы 88 и 86 блока 6 блокируютс  и, следовательно , отсутствует сдвиг информации в формирователе 5 и содержимое регистра-счетчика блока 1 не измен етс  ..

Запись новой информации в блок 4 из ЭВМ осуществл етс  следующим образом .

Предварительно в регистр адреса блока 1 через вход-выход 2 записываетс  из ЭВМ адрес  чейки блока 4, в которую будет производитьс  запись. При обращении со стороны ЭВМ Дешифратор 30 адреса блока 7 дешифрирует старшие разр ды адреса интерфейса 3 ЭВМ и в случае совпадени  адреса формирует строб записи на триггеры 25-27; триггеры 25 и 26 запоминают два младших разр да адреса интерфейса 3 ЭВМ, и их выходы используютс  дл  задани  адреса регистра, триггер 27 формирует сигнал разрешени . В случае, если адрес оказалс  адресом регистра данных, то при пос,туп- лении сигнала Выв. от интерфейса 3 ЭВМ на входе триггера 28 устанавливаетс  1 (высокий потенциал), котора  записываетс  в триггер 28 только с началом второй фазы импульсом с второго входа блока 7, вслед за этим на четвертом выходе 89 блока 7 по вл етс  импульс записи, одновременно на шестом выходе 90 блока 7 по вл етс  импульс, который осуществл ет чтение регистра данных и запись этих

0

5

0

5

0

данных в блок, т.е. осуществл етс  сквозна  передача байта данных из интерфейса 3 ЭВМ в регистр данных и в блок 4 из регистра данных с выхода 91.. Оканчиваютс  импульсы на выходах 89 и 90 блока 7 при переходе к иер- вой фазе работы (низкий потенциал на втором входе 92 блока 7). Триггер 28 сбрасываетс  в О и взводит триггер 29, формирующий через щинный формирователь 31 сигнал подтверждени  приема СИП дл  интерфейса 3 ЭВМ. По окончании сигнала Выв. схема устанавливаетс  в исходное состо ние.

При чтении информации из блока 4 в ЭВМ дешифраци  адреса происходит аналогично записи. При поступлении сигнала Вв. интерфейса 3 ЭВМ (адрес на выходе 93 блока 7 указывает адрес регистра данных) сигналом с выхода 92 блока 7 выход 2 переводитс  в режим вывода на интерфейс 3 ЭВМ содержимого регистра данных: на входе триггера 28 устанавливаетс  1, котора  записываетс  в триггер 28 только при наступлении второй фазы импульсом с первого выхода 94 блока 6, после чего формируетс  сигнал на выходе 95 блока 7, который осуществл ет запись информации в регистр данных через выход 91, блок 4 в это врем  осуществл ет операцию чтени , так как сигнала записи (т.е. нулбво- 5 го потенциала) в это врем  нет.

Сигнал на выходе 95 блока 7 оканчиваетс  с началом первой фазы, в результате чего в регистр данных через выход 91 оказываютс  записанными данные , считанные из блока 4. .С началом первой фазы триггер 28 сбрасываетс  в О и взводит триггер 29, который вырабатывает сигнал СИП интерфейсу 3 ЭВМ дл  приема данных,- по окончании сигнала Вв. сбрасываетс  триггер 29, кончаетс  импульс чтени  на выходе 92 блока 7 и схема устанавливаетс  в исходное состо ние.

Формирование адреса блока 4 во второй фазе происходит аналогично первой фазе, только в первой фазе низким потенциалом с выхода 78 блока 6 к выходам 80 и 96 подключаетс  регистр-счетчик , а во второй фазе высоким лотенциалом с выхода 78 блока 6 подключаетс  регистр адреса блока 1.

Обращени  со стороны интерфейса 3 ЭВМ к другим регистрам блока 1 (регистр адреса, регистр управлени )

0

5

0

5

осуществл етс  аналог ично обращению к регистру данных, только в этом случае сигналы управлени  на выходе 9I (т.е. сигналы на выходах 95 и 90 блока 7) не вырабатываютс .

Блок 4 в каждой первой фазе работы устройства осуществл ет чтение И11формации на магистраль данных, причем адрес формируетс  регистром- счетчиком блока, а так как за цикл формировани  полного изображени  на экране диспле  происходит считывание информации из в сех  чеек блока 4, то возможно использование динамической пам ти в качестве блока 4, и специальных устройств дл  регенерации не требуетс .

Во второй фазе также всегда происходит чтение информации из блока 4 на Магистраль данных (адрес дл -блока 4 формируетс  регистром адреса блока 1), кроме случа , когда есть обращение по записи со стороны интерфейса 3 ЭВМ, тогда в очередной второй фазе происходит запись в блок 4.

Регистр управлени  содержит два бита управлени  формированием видеосигнала , который подаетс  на его информационный вход 97. С его помощью можно задать четыре режима работы формировател  5 видеосигнала: вывод символьной информации, вывод графической информации, вывод символьной и графической информации одновременно , блокировка вывода информации.

Повьшение точности синхронизации ввода-вывода графической информации из блока 4 в ЭВМ улучшает эргономические качества диспле , так как отсутствует кратковременный срыв всего изображени  или его части на экране диспле  при обращени  к блоку 4 со стороны ЭВМ.

Claims (2)

1. Устройство дл  отображени  графической информации на экране растрового диспле , содержащее блок управлени  , первый и второй управл ющие входы которого  вл ютс  входами строчных и кадровых синхроимпульсов устройства соответственно, формирователь видеосигнала, информационный вход которого  вл етс  видеовходом устройства, а выход - выходом видеосигнала устройства, блок оперативной пам ти и блок сопр жени , информационный вход которого  вл етс  информационным входом устройства, отличающеес  тем, что, с целью

повышени  надежности устройства путем устранени  искажени  изображени  в моменты перезаписи информации, оно дополнительно содержит блок -буферной сверхоперативной пам ти, первьгй выход которого  вл етс  управл ющим выходом устройства, второй и третий выходы соединены с адресным входом блока оперативной пам ти, четверть выход - с первым управл ющим входом

формировател  видеосигнала, п тый выход - с информационными входами блока оперативной пам ти и формировател  видеосигнала, шестой выход  вл етс  входом установки в О устройства , первый, второй, третий и четвертый выходы блока сопр жени  соединены соответственно с первыми адресным входом, входом чтени , входом разрещени  и входом записи блока

буферной сверхоперативной пам ти, первый выход блока управлени  соединён с управл ющим входом блока сопр жени , второй и третий выходы - с вторым и третьим входами разрешени 

блока буферной сверхоперативной пам ти , четвертый выход - с вторым и третьим адресными входами блока сверхоперативной пам ти, вторые входы записи и чтени  которого соединены с п тым и шестым выходами блока сопр жени , п тый и щестой выходы блока управлени  соединены соответственно с третьим входом записи и счетным входом блока буферной сверхопера тивной пам ти, седьмой выход блока управлени  подключен к входу управлени  считыванием блока оперативной пам ти, вход управлени  записи которого подключен к шестому выходу блока сопр жени , с восьмого по одиннадцатый выходы блока управлени  соединены соответственно с тактовым входом, входом сдвига, управл ющим входом и входом блокировки фор шpoвaтeл  видеосигнала.

2. Устройство по п.1, отличающее с  тем, что блок управлени  содержит первый элемент НЕ, вход которого  вл етс  первым управл ющим входом блока, выход которого соединен с С-входом первого и R-BXO- дами первого и второго D-триггеров, инверсный выход первого D-триггера соединен со своим R-входом, С-входом

второго D-триггера, входом сброса пер- I вого источника и входом генератора, первый выход которого соединен со счетным входом счетчика, а второй выход  вл етс  дев тым выходом блока и соединен с С-входом третьего D-триггера и первым входом первого элемента И, второй вход которого соединен с выходом второго D-триггера и пер- вым входом первого элемента И-НЕ, выход которого  вл етс  шестым выходом блока, восьмым выходом которого  вл етс  выход первого элемента И, выходы третьего D-триггера  вл ютс  соответственно третьим и вторым выводами блока, D-вход третьего D- триггера соединен с инверсным выходом четвёртого D-триггера, соединенным с вторым входом первого элемента И-НЕ, третий вход которого подключен к выходу второго элемента НЕ, который  вл етс  четвертым выходом блока дес тым выходом которого  вл етс  выход второго элемента И, первые входы вторых элементов И и НЕ соединены с первым выходом счетчика, который  вл етс  первым выходом блока, второй вход второго элемента И соединен с входом третьего элемента НЕ, D-ВХОДОМ четвертого D-триггера и вторым выходом счетчика, третий выход которого подключен к третьему входу второго элемента И и С-входу четвертого D-триггера, пр мой выход которого и выход третьего элемента НЕ  вл ютс  седьмым выходом блока, второй элемент И-НЕ, первый вход которого  вл етс  вторым управл ющим входом блока, второй вход  вл етс  входом сброса блока и соединен с первым входом третьего элемента И-НЕ, второй вход которого соединен с первым входом четвертого элемента И-НЕ и выходом второго элемента И-НЕ, который  вл етс  одиннадцатым выходом блока, выход третьего элемента И-НЕ через ди(|)ференцируюш,ую цепочку соединен с вторым входом четвертого элемента И-НЕ, выход которого  вл етс  п тым выходом блока.

JBxCCU

Вх2КСИ

/4

Вых. t

Фи.З

ВшЗ

Вх.5

ВхЛ

фиг. If

1363179

ЕСВмл A8JмлAB млRBмл

DB..JJ J3BcT

Редактор Т.Парфенова

Составитель И.Загинайко

Техред Л.Олийнык Корректор М.Пожо

Заказ 6362/39Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

Вмл

Фие.З