SU1285453A1

SU1285453A1 - Двухканальное устройство дл ввода информации

Info

Publication number: SU1285453A1
Application number: SU853882609A
Authority: SU
Inventors: Виктор Николаевич Дударов
Original assignee: Предприятие П/Я А-1178
Priority date: 1985-04-08
Filing date: 1985-04-08
Publication date: 1987-01-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано дл сопр жени ЭВМ с внешними устройствами, например дл обработки данных в реальном масштабе времени. Цель изобретени - упрощение устройства за счет упрощени алгоритма переключени режимов работы. Устройство содержит два канала обмена. мультиплексор, блок управлени . Каналы обмена служат дл буферизации входной информации и имеют организацию двухпортового запоминающего устройства. Блок управлени осуществл ет переключение режимов работы. В каждый момент времени происходит запись информации в один из портов пам ти каналов и считывание информации из другого. Переключение портов пам ти происходит при заполнении порта записи первого канала, считывание информации происходит независимо от записи по внешним синхроимпульсам. Запись ин формации по обоим каналам происходит асинхронно. Предусмотрена блокировка переключени портов пам ти второго канала на врем записи очередного информационного слова по второму каналу. Выходной мультиплексор выполн ет коммутацию считываемой информации по каналам. 2 ил. ю

Description

1Ю 00

ел

СП

ОО

Изобретение относитс к вычислительной технике и может быть использовано дл сопр жени ЭВМ с внешними устройствами, например, дл обработки данных в реальном масштабе времени.

Цель изобретени - упрошение устройства за счет упрош,ени алгоритма переключени режимов работы.

На фиг. 1 показана функциональна схема устройства; на фиг. 2 - конструкци второго канала.

Устройство содержит первый канал 1 обмена, второй канал 2 обмена, мультиплексор 3, блок 4 управлени , в состав которого вход т счетчик 5, дешифратор 6, первый триггер 7, формирователь 8, второй триггер 9, коммутатор 10, третий триггер 11, регистр 12, элемент 13 задержки. Кроме того, устройство содержит информационные входы 14-15 первого и второго каналов, первый и второй входы 16-17 стробировани устройства , информационные выходы 18 устройства , вход 19 синхроимпульсов чтени устройства, выход 20 запроса чтени устройства . Второй канал 15 (фиг. 2) включает демультиплексор 21, коммутатор 22 записи, коммутатор 23 чтени , первый дешифратор 24, первый регистр 25, второй регистр 26, второй дешифратор 27, первый блок 28 пам ти , первый фюрмирователь 29, мультиплексор 30, второй формирователь 31, второй блок 32 пам ти, элемент ИЛИ 33.

Устройство работает следуюш,им образом.

Каналы 1 и 2 обмена вл ютс буферами дл информации, поступаюшей по входам 14 и 15. Конструкци первого канала 1 обмена аналогично конструкции второго канала 2 (фиг. 2), отличи заключаютс в следующем: в первом канале 1 отсутствуют демультиплексор 21,. элемент ИЛИ 33, регистры 25 и 26 и дешифраторы 24 и 27 с соответствующими св з ми.

В каждый момент времени происходит запись информации с входов 14 и 15 по строб-импульсам на входах 16 и 17 в один из блоков 28 и 32 пам ти первого и второго каналов 1 и 2 и считывание информации из другого блока пам ти соответствующего канала. Переключение портов пам ти каждого канала с записи на считывание происходит при заполнении того блока 28 и 32 пам ти канала 1, в который происходит запись информации. Блок 4 управл ет переключением режимов работы и коммутацией выходных информационных сигналов мультиплексором 3. Если переключение портов пам ти второго канала происходит при заполнении порта записи канала 1, емкость портов пам ти канала 2 надо выбрать так, чтобы исключить переполнени . Кроме того, необходимо исключить ситуацию сбо в канале 2 в момент переключени портов пам ти (сбой возможен, так как каналы 1 и 2 работают несинхронно). Скорость чтени информации должна быть больше скорости

записи. Если емкость портов пам ти канала 2 выбираетс с запасом, структура информации , передаваемой с канала 2, имеет следующий вид: данные, записанные с входов 15; пуста информаци (ПИ); признак, содержащий информацию, о количестве данных (КД), записанных в порт пам ти с входов 15.

Рассматривают случай, когда запись информации происходит в блоки 28 каналов 1

и 2 и считывание информации происходит из блоков 32. Информаци с входов 14 через формирователь 29 поступает на информационные входы блока 28. Строб-информаци с входа 16 поступает на коммутатор 22 записи , который вырабатывает адрес записи информационного слова в блок 28 и соответствующий управл ющий сигнал записи. Коммутатор 22 (23) записи (чтени ) устроен таким образом, что выходы коммутатора 22 (23), соединенные с блоком 32 (28) от схемы,

отключены. При переключении портов пам ти происходит переключение выходов коммутаторов 22 и 23. Счетчик 5 считает количество слов, записанных в блок 28 канала 1. При заполнении блока 28 канала 1 срабатывает дешифратор 6, перебрасываетс триггер 7, вызыва переключение портов пам ти канала 1, формирователь- 8 вырабатывает импульсы запроса чтени информации из устройства и вызывает подключение синхроимпульсов чтени (вход 19) к сходу чтени канала 2 и к входам 18 выходов канала 2. Каждый строб-импульс, поступающий на вход 17, через триггер 11 блокирует выход регистра 12. Сн тие блокировки происходит при поступлении сигнала с выхода демуль- типлексора 21 канала 2 на четвертый вход блока 4 управлени . Таким образом, поступление сигнала переключени портов пам ти канала 2 возможно только в те моменты времени, когда запись информационного слова в порт записи канала 2 закончена. При поступлении сигнала переключени портов пам ти канала 2 в регистр 25 записываетс адрес с выходов коммутатора 22 (признак КД).

Чтение информации происходит независимо от записи и начинаетс в момент переключени портов пам ти. Сначала считываетс информаци , записанна в канал 2, затем - записанна в канал 1. Например, после очередного переключени портов пам ти считывание происходит из блоков 32

каналов 1 и 2. Синхроимпульсы чтени с входа 19 через коммутатор 10 поступают на коммутатор 23 канала 2, который последовательно вырабатывает адреса чтени . Информаци из блока 32 канала 2 через формирователь 31, мультиплексор 30 канала 2 и мультиплексор 3 поступает на выходы 18. При считывании последнего слова блока 32 канала 2 срабатывает дешифратор 27. Это вызывает выдачу признака КД

из регистра 26 через мультиплексоры 30 и 3 на выходы 18, после чего срабатывает элемент ИЛИ 33 и перебрасываетс триггер 9. Синхроимпульсы чтени начинают поступать на вход чтени канала 1, к выходам 18 подключаютс информационные выходы первого канала. Если количество слов, записанных в порт 32 первого канала, строго фиксировано, дешифратор 27 и регистр 26 в данном случае не нужны.

Таким образом, в предлагаемом устройстве переключение портов пам ти второго канала происходит при заполнении порта записи первого канала. Это позвол ет упростить управл ющую схему. Процессы записи информации по каналам 1 и 2 асинхронны. Чтение информации происходит независимо от записи по внешним синхроимпульсам.

Claims

Формула изобретени

Двухканальное устройство дл ввода информации, содержащее первый канал обмена, блок управлени , второй канал обмена и мультиплексор, выходы которого вл ютс информационными выходами устройства , информационные входы первого и второго каналов обмена вл ютс информационными входами соответственно первой

0

и второй группы устройства, информационные выходы первого и второго канала обмена соединены с информационными входами соответственно первой и второй группы муль- 5 типлексора, первый вход блока управлени вл етс входом синхроимпульсов чтени устройства, первый и п тый выходы блока управлени соединены с входами чтени соответственно первого и второго каналов обмена, шестой выход блока управлени соединен с управл ющим входом мультиплексора , отличающеес тем, что, с целью упрощени устройства за счет упрощени алгоритма переключени режимов работы, второй и четвертый выходы блока управле5 ни соединены с входами переключени соответственно первого и второго канала обмена, выход конца чтени второго канала обмена соединен с п тым входом блока управлени , выход сн ти блокировки второго канала соединен с четвертым входом блока управ0 лени , седьмой выход которого вл етс выходом запроса чтени устройства, третий выход блока управлени соединен с входом записи второго канала обмена, вход записи первого канала обмена объединен с вторым входом блока управлени и вл етс первым входом стробировани устройства, третий вход блока управлени вл етс вторым входом стробировани устройства.

5