SU1656545A1 - Устройство дл сопр жени источника и приемника информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к устройствам сопр .2 жени  ЭВМ с абонентом, и может быть использовано в качестве устройства буферной пам ти. Целью изобретени   вл етс  сокращение аппаратурных затрат. Цель достигаетс  тем, что в устройство, содержащее блок пам ти, счетчик чтени , счетчик записи, два элемента задержки, коммутатор адреса, включающий две группы элементов И и группу элементов ИЛИ, и блок управлени , включающий синхронизатор, триггер управлени  и два элемента И, в блок управлени  введены два элемента И, триггер режима и два элемента ИЛИ. 2 ил.

Description

Изобретение относитс  к вычислительной технике, в частности к устройствам сопр жени  ЭВМ с абонентом, и может быть использовано в качестве устройства буферной пам ти.

Целью изобретени   вл етс  сокращение аппаратурных затрат.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - функциональна  схема блока управлени .

Устройство (фиг. 1) содержит блок 1 управлени , счетчик 2 чтени , счетчик 3 записи , первую 4 и вторую 5 группы элементов И, первый 6 и второй 7 элементы задержки, группу элементов ИЛИ 8, блок 9 пам ти, вход 10 синхроимпульсов чтени  устройства , вход 11 параллельного режима работы устройства (синхросигналы записи и чтени  расположены произвольно один относительно другого), вход 12 последовательного режима работы устройства (синхросигналы записи и чтени  разнесены во времени и не совпадают один с другим).

вход 13 синхроимпульсов записи и информационный вход 14 устройства, входы 15 - 18 и выходы 19-22 блока 1, информационный выход 23 устройства, контрольные выходы 24 и 25 записи и чтени  устройства. Элементы И 4 и 5 и элементы ИЛИ 8 образуют коммутатор адреса.

Блок 1 управлени  (фиг. 2) содержит триггер 26 режима, третий 27, первый 28, второй 29 и четвертый 30 элементы И, синхронизатор 31, первый 32 и второй 33 элементы ИЛИ, триггер 34 управлени .

Устройство работает следующим образом.

По включении питани  в устройстве вырабатываетс  сигнал Начальный сброс, который устанавливает в исходное состо ние (нулевое) триггер 26, т.е. устройство настроено на последовательный режим работы , когда синхросигналы записи и чтени  не совпадают во времени один с другим, и счетчики 2 и 3. По нулевому состо нию контрольных выходов записи 24 и чтени  25 абонент блокирует выдачу синхросигналов чтени  на вход 10 устройства, а ЭВМ может

СО

с

о ел о ел ел

производить запись информации в блок 9 пам ти.

При по влении на входе 14 информационного слова параллельным кодом на вход 13 приходит сигнал записи, который поступает в блок 1, где формируютс  разрешающий сигнал, который с выхода 21 подключает счетчик 3 записи к адресным входам блока 9 пам ти, и тактовый сигнал записи, который с выхода 22 записывает единицу в счетчик 3 и через элемент 6 задержки осуществл ет запись первого информационного слова по первому адресу в блок 9 пам ти. При поступлении следующего информационного слова на вход 14 устройства и сигнала записи на вход 13 в счетчик 3 записи записываетс  следующа  единица, и на адресном входе блока 9 пам ти выставл етс  соответствующий адрес, по которому записываетс  информационное слово с входа 14 устройства. Аналогичным образом происходит дальнейшее заполнение блока

9пам ти.

Если на вход 10 приходит сигнал считывани , который поступает в блок 1 до того, как произойдет заполнение блока 9 пам ти информационными словами и счетчика 3 записи импульсами, управл ющими записью, с выхода 19 тактовый сигнал чтени  записывает единицу в счетчик 2 чтени  и через элемент 7 задержки считывает информационное слово с блока 9 пам ти по адресу счетчика 2 чтени , который подключен разрешающим сигналом с выхода 20 к адресному входу блока 9 пам ти. При этом на выходе 21 разрешающий потенциал отсутствует . При поступлении следующего сигнала считывани  в счетчик 2 чтени  записываетс  еще одна единица, и на адресном входе блока 9 пам ти выставл етс  код следующего адреса. Значение информации, записанной по этому адресу, считываетс  и выдаетс  на выход 23 устройства. Аналогичным образом происходит дальнейшее считывание информации из блока 9 пам ти.

По контрольным выходам записи 24 и чтени  25 ЭВМ и абонент ведут оперативный контроль за количеством свободных  чеек блока 9 пам ти, что позвол ет своевременно блокировать выдачу информационных слов на выход 14 и сигналов записи на вход 13 устройства при заполнении блока 9 пам ти, а также сигналов чтени  на вход

10устройства при отсутствии информации в блоке 9 пам ти.

Ясли необходимо осуществить обмен информацией между ЭВМ и абонентом, когда сигналы записи и чтени  расположены

0

5

0

5

0

5

0

5

0

5

произвольно один относительно другого, т.е. могут и совпадать во времени, ЭВМ выдает сигнал Параллельный режим работы. В этом режиме включаетс  синхронизатор 31 (фиг. 2), который разносит по времени сигналы записи и чтени  при одновременном их по влении на входах записи 13 и чтени  10.

Блок 1 по сигналам с ЭВМ может организовать два режима работы устройства дл  обмена информацией: последовательный режим (сигналы записи и чтени  разнесены по времени) и Параллельный режим (сигналы записи и чтени  могут совпадать во времени один с другим). При поступлении с ЭВМ сигнала на вход 17 организуетс  последовательный режим работы. Триггер 26 устанавливаетс  в нулевое состо ние и разрешает прохождение сигналов записи и чтени  через элементы И 27 и 30. Сигнал записи с входа 18 поступает через элемент И 30 и элемент ИЛИ 33 на тактовый выход 22 записи; кроме этого, сигнал с выхода элемента ИЛИ 33 устанавливает триггер . 34 в нулевое состо ние и на выходе 20 формируетс  запрещающий, а на выходе 21- разрешающий потенциалы, которые соответственно отключают выходы счетчика 2 чтени  и подключают выходы счетчика 3 записи к адресным входам блока 9 пам ти через группу элементов И 5 и группу элементов ИЛИ 8. Сигнал чтени  с входа 15 поступает через элемент И 27 и элемент ИЛИ 32 на тактовый выход 19 чтени ; кроме этого, сигнал с выхода элемента ИЛИ 32 устанавливает триггер 34 в единичное состо ние и на выходе 21 формируетс  запрещающий, а на выходе 20 - разрешающий потенциалы, которые соответственно отключают выходы счетчика 3 записи и подключают выходы счетчика чтени  к адресным входам блока 9 через группу элементов И 4 и группу элементов ИЛИ 8.

При поступлении с ЭВМ сигнала на вход 16 организуетс  параллельный режим боты. Триггер 26 устанавливаетс  в единичное состо ние и разрешает прохождение сигналов записи и чтени  через элементы И 29 и 28. Сигналы записи и чтени  поступают через синхронизатор 31, элементы ИЛИ 32 и 33 на выходы блока 1. Синхронизатор 31 синхронизирует сигнал записи и чтени  при одновременном их поступлении на его входы , на выходах они разнесены во времени. После разнесени  сигналов записи и чтени  во времени дальнейша  работа аналогична последовательному режиму.

Claims (1)

1. Формула изобретени  Устройство дл  сопр жени  источника и приемника информации, содержащее блок пам ти, информационный вход и выход которого  вл ютс  соответственно информационными входом и выходом устройства, коммутатор адреса, выходом соединенный с адресным входом блока пам ти , а первым и вторым информационными входами - соответственно с выходами счетчика чтени  и счетчика записи, первый и второй элементы задержки, выходы которых подключены соответственно к входам записи и чтени  блока пам ти, и блок управлени , включающий синхронизатор, триггер управлени  и два элемента И, выходы которых соединены соответственно с тактовыми входами синхронизатора, а первые входы - соответственно с входами синхроимпульсов чтени  и записи устройства, причем пр мой и инверсный выходы триггера управлени  подключены к адресному входу коммутатора адреса, отличающеес  тем, что, с целью сокращени  аппаратурных затрат устройства, в блок управлени  введе0

   5

   0

   5

   ны два элемента ИЛИ, триггер режима и третий и четвертый элементы И, причем установочный и сбросовый входы триггера режима образуют вход задани  режима устройства, пр мой выход триггера режима соединен с вторыми входами первого и второго элементов И, инверсный выход триггера режима соединен с первыми входами третьего и четвертого элементов И, вторые входы и выходы которых подключены соответственно к входам синхроимпульсов чтени  и записи устройства и первым входам первого и второго элементов ИЛИ, вторые входы которых соединены соответственно с первым и вторым выходами синхронизатора , выход второго элемента ИЛИ соединен со счетным входом счетчика записи, входом сброса триггера управлени  и входом первого элемента задержки, выход первого элемента ИЛИ соединен с установочным входом триггера управлени , счетным входом счетчика чтени  и входом второго элемента задержки, выходы счетчика записи и счетчика чтени   вл ютс  контрольными выходами записи и чтени  устройства.

   Ю

   ц Iу/шмш/мннш}Ш/1/1ин;1И1пШц

   Фиг. 1

   Л

   27

   46

   88

   У7

   ев

   18

   30

   Фие.2

   32

   /9

   го

   И

   3

   г/

   33

   ei