SU1553982A1 - Буферное запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к запоминающим устройствам и может быть использовано в качестве промежуточной (буферной) пам ти в конвейерных системах массивов информации. Целью изобретени   вл етс  расширение области применени  за счет организации конвейерного режима транспонировани  матриц. Буферное запоминающее устройство содержит накопитель 1, первый регистр 8, второй регистр 7, блок 5 элементов И-ИЛИ, первый счетчик 11, первый сумматор 9, первый элемент И 15, второй элемент И 16, третий элемент И 17. Введение в устройство третьего регистра 4, второго сумматора 6, второго счетчика 12 позволило обеспечить непрерывное транспонирование матрицы одновременно с записью новой матрицы, что повышает эффективность использовани  объема накопител  почти в 2 раза при сохранении минимальных аппаратурных затрат. 2 ил.

Description

Изобретение относитс  к запоминающим устройствам и может быть использовано в качестве промежуточной (буферной ) пам ти в конвейерных системах обработки массивов информации.

Целью изобретени   вл етс  расширение области применени  устройства з|а счет организации конвейерного режима транспонировани  матриц.

На фиг.1 приведена структурна  схема устройства; на фиг.2 - временные диаграммы работы устройства.

Буферное запоминающее устройство содержит накопитель 1, информационные входы 2, информационные выходы 3, третий регистр k, блок элементов И-ИЛИ 5, второй сумматор 6, второй регистр 7, первый регистр 8, первый сумматор 3f перва  группа управл ющих входов 10, первый счетчик 11, второй счетчик 12, втора  группа управл ющих входов 13, треть  группа управл ющих входов 1А, первый 15, второй 16 и третий 17 элементы И, в;ход 18 синхронизации, вход 19 нПуск.

Устройство работает следующим образом .

Перед началом работы устройства Задаетс  размерность транспонируемой матрицы М-К. На входы 10 поступает под, соответствующий числу - (MN-1), где п - разр дность шины адреса , определ ема  количеством эле- кентов матрицы M-N. На входы 13 выставл етс  код, соответствующий числу столбцов М преобразуемой матрицы, на входах 1 - код, соответствующий количеству элементов матрицы M-N.

По сигналу на входе 19 Пуск Происходит предварительна  установка Исходных данных в реверсивные счетчики 11 и 12, содержимое регистра 8 (значение d, где разность d(k)M При k 0,1,2,... - номер цикла, М - число столбцов матрицы) переписываетс  в регистр 7, регистр k обнул етс  После этого снимаетс  запрет с элементов И 15 - 17 на прохождение импульсов синхронизации с входа 18 на счетчики 11 и 12 и регистр А. При Достижении счетчиком 11 нулевого значени  происходит запись текущего адреса в регистр 8. На входы сумматора 9 поступает с выхода сумматора 6 код Лдреса и суммируетс  с числом К, поступающим на входы 10. Когда их сумм Превышает значение, соответствующее

5

0

5

0

2, происходит переполнение сумматора 9, сигнал с выхода переноса которого осуществл ет коммутацию выхода сумматора 9 на регистр через блок 5 элементов И-ИЛИ. По адресу, сформированному на выходе регистра А, производитс  считывание информационного слова из накопител  1 на выходы 3 и запись нового информационного слова с входов 2. Перва  фаза тактового сигнала с выхода элемента И 17 разрешает чтение из накопител  1, а втора  - запись в накопитель 1. При достижении нулевого значени  счетчиком 12 заканчиваетс  текущий период транспонировани  матрицы, Новый цикл транспонировани  записанной матрицы и накоплени  новой происходит аналогично по сигналу на входе 19 Пуск.

Таким образом, наличие единого функционального законченного формировател  адресов дл  чтени  и записи, размещенного непосредственно с накопителем , позвол ет максимально использовать быстродействие элементной базы и избавл ет от необходимости во внешних вычислител х адресов. При этом повышаетс  эффективность использовани  объема накопител  приблизительно в два раза.

5

0

5

0

5

Claims (1)

1. Формула изобретени 

   Буферное запоминающее устройство, содержащее накопитель, первый и второй регистры, три элемента И, блок элементов И-ИЛИ, первый счетчик и первый сумматор, первые информационные входы которого  вл ютс  первой группой управл ющих входов устройства, информационные входы первого счетчика  вл ютс  второй группой управл ющих входов устройства, вход записи первого счетчика  вл етс  входом Пуск устройства, вторые входы элементов И объединены и  вл ютс  входом синхронизации устройства, отличающеес  тем, что, с целью расширени  области применени  устройства за счет организации конвейерного режима транспонировани  матриц, в устройство введены третий регистр, второй сумматор, второй счетчик, причем выходы третьего регистра соединены с информационными входами первого регистра , с первыми входами второго сумматора и с адресными входами накопител , информационные входы и выходы которого  вл ютс  соответственно информационными входами и выходами устройства , выходы второго сумматора соединены с первыми входами блока элементов И-ИЛИ и с вторыми входами первого сумматора, информационные выходы которого соединены с вторыми входами блока элементов И-ИЛИ, выход которого соединены с информационным входом третьего регистра, вход записи которого соединен с одноименными входами второго регистра, первого и второго счетчиков, информационный вход второго сметчика  вл етс  третьей группой управл ющих входов устройства , выходы первого регистра соединены с информационными входами

   второго регистра, выходы которого соединены с вторыми входами второго сумматора, выход переполнени  первого сумматора соединен с управл ющим входом блока элементов И-ИЛИ, вход записи первого регистра соединен с выходом первого счетчика и первым входом первого элемента И, выход которого соединен с входом синхронизации первого счетчика, выход второго счетчика соединен с первыми входами второго и третьего элементов И, выход третьего элемента И соединен с входом задани  режима накопител  и входом синхронизации третьего регист-1 ра, выход второго элемента И соединен с входом синхронизации второго счетчика.

   Входи JTJTTLTLnJLTLTL

   ЛусМд

   +

   +

   М |

   -

   I I

   AWJW-2Jйн-i/i

   Состо ние счет- м чиканly-i-|

   Выход эаена счетчика // Состо ние счетчикам Выходре- гистрав

   Выход заема /-j-h счетчика 12

   I i ДД,

   тел г tTV7V-im

   Упаабл ющийГииТ-П1 I

   накопи- МШШBtyplk

   Ягп у -Д Л- - - L.Ло Л u(MiH}, входз --XIXZX±X--XIX- -

   Составитель В.Чеботова Редактор Л.Веселовска  Техред М.Дидык Коррехтор Т.Палий

   Заказ Ь57

   Тираж 556

   ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб. , д. /5

   AWJW-2Jйн-i/i

   m,k-i

   Фиг. 2

   Подписное