SU826419A1 - Оперативное запоминающее устройство - Google Patents

Оперативное запоминающее устройство Download PDF

Info

Publication number
SU826419A1
SU826419A1 SU792813935A SU2813935A SU826419A1 SU 826419 A1 SU826419 A1 SU 826419A1 SU 792813935 A SU792813935 A SU 792813935A SU 2813935 A SU2813935 A SU 2813935A SU 826419 A1 SU826419 A1 SU 826419A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
input
counter
elements
trigger
Prior art date
Application number
SU792813935A
Other languages
English (en)
Inventor
Владимир Иванович Липко
Дмитрий Дмитриевич Колос
Николай Ильич Шпак
Original Assignee
Предприятие П/Я В-8321
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8321 filed Critical Предприятие П/Я В-8321
Priority to SU792813935A priority Critical patent/SU826419A1/ru
Application granted granted Critical
Publication of SU826419A1 publication Critical patent/SU826419A1/ru

Links

Landscapes

  • Read Only Memory (AREA)

Description

(54) ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО
I
Изобретение относитс  к запоминающим устройствам и может быть использовано во внешних устройствах ЭВМ.
Известно оперативное запоминающее уст.ройство , предназначено дл  временного хранени , записи и чтени  данных, выполнено с применением элементов пам ти на интегральных микросхемах и содержит узел хранени , узел дешифрации адреса и узлы приема и выдачи информации 1.
Недостатком устройства  вл етс  сложность управлени  узлом хранени , имеющим двухкоординатную систему выборки адреса, и необходимость использовани  специальных согласующих делителей входных напр жений .
Наиболее близким техническим решением к предлагаемому  вл етс  оперативное запоминающее устройство (ОЗУ), содержащее накопители и блок дл  управлени  пам тью , состо щий из генератора тактовых импульсов, счетчика тактовых импульсов, дешифраторов, формировател  управл ющих сигналов, регистров адреса и слова, счетчика, делителей частоты, триггера, элементов И и ИЛИ 2.
Недостаток этого устройства состоит в больших аппаратурных затратах, .привод щих к снижению надежности устройства и возврастанию потребл емой мощности от источника питани .
Цель изобретени  - упрощение конструкции устройства и повыщение его надежности при сохранении высокого быстродействи .
Поставленна  цель достигаетс  тем, что
в оперативное запоминающее устройство, содержащее накопители, счетчик и элемент ИЛИ, введены триггеры, элементы 2И- ИЛИ-НЕ и ИЛИ-НЕ и элемент НЕ, причем одни из входов накопителей подключены к одним из выходов счетчика, а другие -
соответственно к выходам элементов 2И ИЛИ-НЕ и ИЛИ-НЕ, выход элемента ИЛИ соединен со счетным входом счетчика , единичные выходы триггеров подключены к одним из входов элементов 2И-ИЛИ- НЕ, другие входы которых соединены соответственно со входами элемента ИЛИ,  вл ющимис  соответственно входами чтени  и записи устройства, один из входов элементов ИЛИ-НЕ соединены со входом заriiicii устройства, другие - с выходом элемента НЕ, вход которого подключен ко входу чтени  устройства, нулевой выход каждого триггера, кроме первого, подключен к одному из входов сброса предыдущего триггера , другие вЬ1ходы счетчика соединены соответственно со входами установки триггеров , кроме первого, вход сброса счетчика, вход установки первого триггера и вторые входы сброса триггеров  вл ютс  входом установки устройства. На чертеже представлена структурна  схема предлагаемого устройства. Устройство содержит накопители 1-5, представл ющие, например, блок интегральной оперативной пам ти на 64 бит, организованный в 16 четырехразр дных  чеек пам ти с дешифратором четырехразр дного двоичного кода адреса и выполненный по схеме последовательного ступенчатого накоплени , семиразр дный двоичный счетчик 6, триггеры 7-11, представл ющие тетрадные счетчики, элементы ИЛИ-НЕ 12- 16, 2И-ИЛИ-НЕ 17-21, ИЛИ 22, НЕ 23. При этом адресные входы накопителей 1-5 соединены с одни.ми из выходов счетчика 6, входы разрешени  записи накопителей 1-5 соединены соответственно с выходами элементов ИЛИ-НЕ 12-16, а входы разрешени  выборки - с выходами элементов 2И-ИЛИ-НЕ 17-21. Одни из входов элементов ИЛИ-НЕ 12-16 соединены с входом записи 24, другие входы элементов ИЛИ-НЕ 12-16 соединены с выходом элемента НЕ 23, вход которого соединен с входом чтени  25. Выход элемента ИЛИ 22 соединен со счетным входом счетчика 6. Единичные выходы триггеров 7-11 подключены к одним из входов элементов 2И- ИЛИ-НЕ 17-21, другие входы которых соединены соответственно со входами элемента ИЛИ 22,  вл ющимис  соответственно входами чтени  25 и записи 24 устройства . Нулевой выход каждого триггера 8- 11 подключен к одному из входов сброса предыдущего триггера 7-10. Другие выходы счетчика 6 соединены соответственно со входами установки триггеров 8-11. Вход сброса счетчика 6, вход установки триггера 7 и вторые входы сброса триггеров 8- 11  вл ютс  входом установки 26 устройстНакопители 1-5 имеют три режима работы: хранение информации, запись информации и считывание информации. Дл  ор ганизации этих режимов работы они имеют два управл ющих входа: вход разрешени  вь1борки 27 и вход разрешени  записи 28. При подаче напр жени  логической единицы (вьюокого уровн ) на входе разрещени  выборки 27 не выбираетс  ни одна из 16  чеек пам ти, при этом накопители работают в режиме хранени  независимо от того, какой уровень напр жени  на входе разрешени  записи 28. Дл  записи информации в выбранную  чейку пам ти необходимо сн ть запрет выборки , т. е. подать уровень логического нул  (низкий уровень) на вход разрешени  выборки 27 и на вход разрешени  записи 28. Считывание информации выбранной  чейки производитс  при сн тии запрета и подаче высокого уровн  на вход разрешени  записи 28. Дл  записи информации 80 колонной перфокарты накопители 1-5 содержат 5 ступеней. В исходном состо нии перед началом работы подготавливаетс  перва  ступень , после выборки первых 16 адресов организуетс  режим хранени  информации первой ступени и подготавливаетс  втора  ступень и т. д. В режиме записи информации устройство работает следующи.м образом. Перед началом работы устройство отрицательным импульсом по входу 26 приводитс  в исходное состо ние. Счетчик 6 и триггеры 8-II сбрасываютс  в нулевое состо ние, триггер 7 устанавливаетс  в единичное состо ние. На всех выходах счетчика 6 и на входах дешифраторов адреса накопителей 1-5 присутствует низкий уровень напр жени , при этом в счетчике 6 записываетс  «О. С единичного выхода триггера 7 высокий уровень напр жени  поступает на входы элемента 2И-ИЛИ- НЕ 17. С единичных выходов триггеров 8- И низкий уровень напр жени  поступает соответственно на входы элементов 2И- ИЛИ-НЕ 18-21. На входах записи 24 и чтени  25 присутствует низкий уровень напр жени , который поступает на входы элементов 2И-ИЛИ-НЕ 17-21, при этом на выходе элемента НЕ 23 и на одном из входов элементов ИЛИ-НЕ 12-16 присутствует высокий уровень напр жени . С выходов элементов 2И-ИЛИ-НЕ 17-21 высокий уровень напр жени  поступает на входы разрешени  выборки 27 накопителей 1-5 и запрещает выборку  чейки пам ти, таким образом, накопители 1-5 наход тс  в режиме хранени . При поступлении на вход записи 24 положительного импульса записи на соответствующем входе элемента 2И-ИЛИ-НЕ 1 / по вл етс  высокий уровень, на его выходе и на входе разрещени  выборки 27 накопител  1 по вл етс  низкий уровень напр жени , т. е. организуетс  режим выборки адреса  чейки пам ти. На вход разрешени  записи 28 накопител  1 поступает посто нный низкий уровень с выхода элемента ИЛИ-НЕ 12, при этом происходит запись информации первой колонки перфокарты, По заднему фронту положительного импульса записи в счетчик 6 записываетс  «1, и на выходе элемента 2И-ИЛИ-НЕ 17 по вл етс  высокий уровень напр жени , который поступает на вход разрешени  выборки 27 накопител  1, и, таким образом, до
поступлени  следующего импульса перва  ступень накопителей 1-5 находитс  в режиме хранени .
При поступлении на вход 24 второго импульса записи на выходе элемента 2И- ИЛИ-НЕ 17 и на входе разрешени  выборки 27 накопител  1 по вл етс  низкий уровень , а на вход разрешени  записи 28 этого же накопител  поступает посто нный низкий уровень напр жени  с выхода элемента ИЛИ-НЕ 12, таким образом, происходит запись информации второй колонки перфокарты . По заднему фронту второго импульса записи происходит запись «2 в счетчик 6, и на входе разрешени  выборки 27 накопител  1 по вл етс  высокий уровень напр жени , при этом перва  ступень накопителей I-5 до поступлени  следуюпдего импульса находитс  в режиме хранени .
Описанна  последовательность работы устройства сохран етс  до поступлени  на вход записи 24 16 импульса. При поступлении 16 импульса записи происходит запись информации 16 колонки перфокарты, т. е. в счетчик 6 записываетс  число «16. С одного из выходов счетчика 6 высокий уровень напр жени  поступает на триггер 8 и устанавливает его в единичное состо ние.
С нулевого выхода триггера 8 низкий уровень напр жени  сбрасывает триггер 7. На единичном выходе триггера 7 по вл етс  низкий уровень напр жени , который поступает на входы элемента 2И-ИЛИ-НЕ 17, при этом независимо от того, какой уровень напр жени  присутствует на других входах, на выходе элемента 2И-ИЛИ-НЕ 17 и на входе разрешени  выборки 27 накопител  1 устанавливаетс  высокий уровень напр жени . Таким образом, перва  ступень накопителей 1-5 находитс  в .режиме хранени  дл  всех последующих импульсов записи, которые поступают на вход записи 24. С единичного выхода триггера 8 высокий уровень напр жени  подаетс  на входы элемента 2И-ИЛИ-НЕ 18, при этом подготавливаетс  работа второй ступени накопителей 1-5 и т. д.
В режиме считывани  информации накопителей 1-5 устройство работает следующим образом.
Перед началом работы устройство приводитс  в исходное состо ние отрицательным импульсом по входу 26. Дл  этого счетчик 6 и триггеры 8-11 сбрасываютс  в нулевое состо ние, триггер 7 устанавливаетс  в единичное состо ние. На всех выходах счетчика 6 и на входах дешифраторов адреса накопителей 1-5 устанавливаетс  низкий уровень напр жени , а на единичном выходе триггера 7 и на одних из входов элемента 2И-ИЛИ-НЕ 17 - высокий уровень напр жени , на единичных выходах триггеров 8-11 и на одних из входов элементов 2И-ИЛИ-НЕ 18-21 - низкий уровень напр жени . На входах записи 24 и чтени 
25, на одних из входов элементов ИЛИ-НЕ 12-16 и на других входах элементов 2И- ИЛИ-НЕ- 17-21 - низкий уровень напр жени . На другие входы элементов ИЛИ-НЕ 12-16 поступает высокий уровень напр жени  с выхода элемента НЕ 23. С выходов элементов ИЛИ-НЕ 12-16 низкий уровень напр жени  поступает на входы разрешени  записи 28 накопителей 1-5, а на их входы разрешени  выборки 27 передаетс  высокий уровень напр жени  и за прещает выборку  чейки пам ти, при этом накопители 1-5 наход тс  в режиме хранени .
При поступлении на вход чтени  25 положительного импульса чтени  организуетс  режим выборки адреса  чейки пам ти накопител  1 (аналогично описанному ранее режиму выборки по управл ющему входу 24), на входе разрешени  выборки 27 которого по вл етс  отрицательный уровень напр жени , разрешаюший выборку.
0 С выхода элемента НЕ 23 низкий уровень напр жени  поступает на входьг элементов ИЛИ-НЕ 12-16, на выходах которых устанавливаетс  высокий уровень напр жени , который поступает на входы разрешени 
J записи 28 накопителей 1-5 и разрешает считывание информации 1 колонки перфокарты . По заднему фронту импульса считывани  записываетс  «1 в счетчик 6, на выходе элемента 2И-ИЛИ-НЕ 17 и на входе разрешени  выборки 27 накопител 
0 1 по вл етс  высокий уровень напр жени . Таким образом, до поступлени  следующего импульса считывани  перва  ступень накопителей 1-5 находитс  в режиме хранени .
Аналогично описанному организуетс  считывание при поступлении следующих импульсов считывани . После считывани  информации первой ступени подготавливаетс  втора  ступень, затем треть  и т. д.
Таким образом, предлагаемое устройство обеспечивает режим хранени , записи и чтени  данных, и за счет того, что в устройстве , благодар  схемному рещению, дл  дешифрации адреса выбираемой  чейки пам ти , кроме входов дешифратора адреса, используютс  входы разрешени  выборки
и разрешени  записи накопителей 1-5. В
данном случае не требуетс  дополнительного
оборудовани , что значительно упрошает
устройство и повышает его надежность.
Предлагаемое устройство, кроме того,
0 предусматривает возможность ступенчатого наращивани  объема пам ти. Это обеспечиваетс  тем, что в устройство дл  каждой ступени вводитс  свой триггер и элементы 2И- ИЛИ-НЕ дл  управлени  выборкой и ИЛИ-НЕ дл  управлени  записью, что позвол ет при использовании счетчиков с большим числом разр дов строить устройство с большим объемом пам ти при относительно простой схеме управлени .

Claims (1)

  1. Формула изобретения
    Оперативное запоминающее устройство, содержащее накопители, счетчик и элемент ИЛИ, отличающееся тем, что, с целью повышения надежности устройства, оно содержит триггеры, элементы 2И—ИЛИ—НЕ и ИЛИ—НЕ и элемент НЕ, причем одни из входов накопителей подключены к одним из выходов счетчика, а другие — соответственно к выходам элементов 2И—ИЛИ—НЕ и ИЛИ—НЕ, выход элемента ИЛИ соединен со счетным входом счетчика, единичные вы ходы триггеров подключены к одним из входов элементов 2И—ИЛИ—НЕ, другие входы которых соединены соответственно со входами элемента ИЛИ, являющимися соответственно входами чтения и записи уст5 ройства, одни из входов элементов ИЛИ—
    НЕ соединены со входом записи устройства, другие — с выходом элемента НЕ, вход которого подключен ко входу чтения устройства, нулевой выход каждого триггера, кроме первого, подключен к одному из входов сброю са предыдущего триггера, другие выходы счетчика соединены соответственно со входами установки триггеров, кроме первого, вход сброса счетчика, вход установки первого триггера и вторые входы сброса остальных триггеров являются входом установки устройства.
SU792813935A 1979-08-09 1979-08-09 Оперативное запоминающее устройство SU826419A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792813935A SU826419A1 (ru) 1979-08-09 1979-08-09 Оперативное запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792813935A SU826419A1 (ru) 1979-08-09 1979-08-09 Оперативное запоминающее устройство

Publications (1)

Publication Number Publication Date
SU826419A1 true SU826419A1 (ru) 1981-04-30

Family

ID=20848099

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792813935A SU826419A1 (ru) 1979-08-09 1979-08-09 Оперативное запоминающее устройство

Country Status (1)

Country Link
SU (1) SU826419A1 (ru)

Similar Documents

Publication Publication Date Title
SU826419A1 (ru) Оперативное запоминающее устройство
SU1550585A1 (ru) Буферное запоминающее устройство
SU1278869A1 (ru) Устройство дл сопр жени ЭВМ с внешними устройствами
RU1789993C (ru) Устройство дл редактировани элементов таблиц
SU1644226A1 (ru) Устройство управлени дл пам ти на цилиндрических магнитных доменах
SU1020863A1 (ru) Устройство управлени дл доменной пам ти
SU1273936A2 (ru) Многоканальное устройство ввода информации
SU1564603A1 (ru) Устройство дл обработки нечеткой информации
SU1437920A1 (ru) Ассоциативное запоминающее устройство
RU2108659C1 (ru) Цифровая регулируемая линия задержки
SU515154A1 (ru) Буферное запоминающее устройство
SU1410053A1 (ru) Устройство дл асинхронной ассоциативной загрузки многопроцессорной вычислительной системы
SU1751811A1 (ru) Устройство дл записи информации в оперативную пам ть
SU978196A1 (ru) Ассоциативное запоминающее устройство
SU1553982A1 (ru) Буферное запоминающее устройство
SU1010653A1 (ru) Запоминающее устройство
SU1043750A1 (ru) Ассоциативное запоминающее устройство
SU1305771A1 (ru) Устройство управлени буферной пам тью
RU1812628C (ru) Устройство обнаружени кодов групповой синхронизации
SU982084A1 (ru) Запоминающее устройство с последовательным доступом
SU1022216A1 (ru) Устройство дл контрол доменной пам ти
SU813504A1 (ru) Устройство дл выборки адресовиз блОКОВ пАМ Ти
SU1437974A1 (ru) Генератор псевдослучайных сигналов
SU1163360A1 (ru) Буферное запоминающее устройство
SU507897A1 (ru) Запоминающее устройство