SU1550585A1

SU1550585A1 - Буферное запоминающее устройство

Info

Publication number: SU1550585A1
Application number: SU884372955A
Authority: SU
Inventors: Леонид Вольфович Друзь
Original assignee: Предприятие П/Я А-3706
Priority date: 1988-02-01
Filing date: 1988-02-01
Publication date: 1990-03-15

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в системах приема дискретной информации. Цель изобретени - расширение области применени за счет формировани конца массива по адресному принципу. Устройство содержит накопитель 1, счетчик 2, регистр 3, блок сравнени 4, элементы И 5, 6, триггеры 7, 8, информационные входы 9, вход 10 обращени , вход записи-чтени 11, вход 12 синхронизации, выход 13 указывател конца массива, информационные выходы 14. В устройстве сигнал "КМ" вл етс однозначным сигналом, он формируетс по адресному признаку, не св зан с нулевым положением адресного счетчика, не требует дополнительного логического анализа. 2 ил.

Description

с

ел

0.

ел

00

ел

Изобретение относитс к вычислительной технике и может быть использовано в системах приема и передачи дискретной информации.

Цель изобретени - расширение области применени за счет формировани конца массива по адресному принципу .

На фиг. 1 приведена блок-схема устройства; на фиг. 2 - временные (диаграммы его работы.

Устройство содержит накопитель 1, счетчик 2, регистр 3, блок 4 сравнени , элементы И 5 и 6,, триггеры 7 ,и 8, информационные входы 9, вход 10 обращени , вход 11 записи-чтени , вход 12 синхронизации, выход 13 указател конца массива, информационные выходы 14.

Устройство работает следующим об- ,разом.

В исходном состо нии счетчик 2, |регистр 3, триггеры 7 и 8 обнулены (цепи начальной установки не показаны ) . Режим записи задаетс потенциальным сигналом низкого уровн по входу 11 устройства, при этом элемент И 5 закрыт. После этого по входу 9 подаютс данные, а по входу 10 - импульсы сопровождени , обеспечивающие запись данных в накопитель по адресу, задаваемому счетчиком 2. 3апись информации произнюдитс по ||фронту импульса на входе1 10, а счетчик 2 измен ет свое состо ние по срезу этого импульса. По окончании записи устройство переводитс в режим чтени путем подачи потенциального сигнала высокого уровн по входу 11 устройства. По фронту этого сигнала содержимое счетчика 2 - конечный адрес записанного массива - переписываетс в регистр 3. Кроме того, этот сигнал подаетс на D-вход триггера 8 подготавливает к открыванию элемент И 5. После записи конечного адреса в регистр 3 коды на первых и вторых входах блока 4 сравнени совпадают и он формирует сигнал совпадени , который подаетс на D-вход триггера 7 и вход элемента И 6. Текущий тактовый импульс устанавливает в единичное состо ние триггер 7, который открывает элемент И 5 и этот же тактовый импульс устанавливает счетчик 2 в нулевое состо ние. После этого сигнал на выходе блока 4 сравнени снимаетс и триггер 7 устанавливаетс в нулевое положение очередным тактовым импульсом, тем самым закрыва элемент И 5. После установки

. режима чтени по входу 11 устройства внешнее устройство подает импульсы чтени по входу 10. Первый импульс по входу 10 устанавливает в единичное состо ние триггер 8, который подгоQ тавливает к открыванию элемент И 6. Считываемые данные из накопител 1 подаютс на информационные выходы 14 устройства, а адреса чеек накопител задаютс также счетчиком 2, ко5 торый аналогично измен ет свое состо ние по срезу импульса чтени . При этом текущее состо ние счетчика 2 непрерывно сравниваетс с содержимым регистра 3 с помощью блока 4 сравQ нени . После считывани последнего слова массива коды счетчика 2 и регистра 3 совпадают и блок 4 формирует сигнал совпадени . Этот сигнал через элемент И 6 выдаетс на выход 13 уст5 ройства в виде импульса сигнала конец массива (КМ) и подаетс на D-вход триггера 7. Текущий тактовый импульс устанавливает триггер 7 в единичное состо ние, и аналогично описанному тактовым импульсом с выхода элемента И 5 счетчик 2 устанавливаетс в исходное состо ние. При этом снимаетс сигнал с выхода блока 4 сравнени и с выхода элемента И 6, а триггер 7 устанавливаетс в исход5 ное состо ние. Устройство готово к выполнению повторного цикла чтени либо к циклу записи.

0

40

Claims

Формула изобретени

Буферное запоминающее устройство, содержащее накопитель, информационные входы которого вл ютс одноименными входами устройства, входы обращени и записи-чтени накопител вл ютс соответствующими входами устройства, выходы накопител - информационными выходами устройства,

счетчик, первый и второй триггеры, первый и второй элементы И, отличающеес тем, что, с целью расширени области применени устройства за счет формировани конца мас- сива по адресному принципу, в него введены регистр и блок сравнени , вход обращени устройства соединен с входами синхронизации первого триггера и счетчика, выходы которого соедийены с адресными входами накопител , входами первой группы блока сравне- . ни и информационными входами регистра , выходы которого соединены с входами второй группы блока сравнени , выход которого соединен с первым входом первого элемента И и информационным входом второго триггера, вход синхронизации которого соединен с первым входом второго элемента И и вл етс входом синхронизации устройства , второй вход второго элемента И

Составитель Ю.Сычев Редактор Е.Копча Техред М.Ходанич Корректор Э.Лончакова

Заказ 277

Тираж 482

ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска наб., д. 4/5

соединен с пр мым выходом второго триггера, третий вход второго элемента И соединен с входом синхронизации регистра, информационным входом первого триггера и входом записи-чтени устройства, пр мой выход первого триггера соединен с вторым входом первого элемента И, выход которого вл етс выходом указател конца массива устройства, выход второго элемента И соединен с входом установки в Q устройства.

Подписное