SU1672527A1 - Буферное запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при построении буферных запоминающих устройств в системах сбора и обработки информации. Цель изобретени  - повышение достоверности работы устройства. Буферное запоминающее устройство содержит блок 1 пам ти, мультиплексор 2, регистр 3, элемент И 4, дешифратор 5, мультиплексор 6, счетчик адреса 7 записи, счетчик 8 адреса чтени , регистр 9, элемент ИЛИ 10, формирователь импульсов 11, элемент 12 задержки, триггер 13, элемент И 14, дешифратор 15, информационные входы 16 - 17, вход 18 синхронизации записи, вход 19 признака окончани  очередной группы слов, вход 20 синхронизации чтени . Устройство производит аппаратную отбраковку сбойных групп с его хранением прив зки информации по времени. Тем самым при отбраковке информации экономитс  врем  работы ЭВМ и ее оперативна  пам ть. 1 ил.

Description

О vj

N3 СЛ Ю VJ

Изобретение относитс  к вычислитель ной технике и может быть использовано при построю- и буферных запоминающих уст ройг.гв (F3V) в системах сбора и обработки информации.

Цель изобретени  - повышение достоверности работы устройства.

На чертеже приведено схема буферного запоминающего устройства

Буферное запоминающее устройство содержит блок 1 пам ти, мультиплексор 2, регистр 3. элемент И 4, дешифратор 5, мультиплексор G, счетчик 7 адреса записи, счет чик.8 адреса ч гени , регистр 9, элемент ИЛ И 10. фпрмиропатель 11 импульсов, элемент 12 задержки, триггер 13, элемент И 14 де шифргпор 15, информационные пходы 16- 17 устройств,), вход 13 синхронизации затлей. вход 19 признака окончани  очередной группы слов (Mr), вход 20 синхронизации MI енш:.

/строй„гко работает следующим обра г,м

Ь начапе работы сигналом начальной ут,анон ки (цепь начальной установки на чертеже не показана) счетчики 7 и Ч, регистры 3 и 9 устанавливаютс  в нулевое состо  нпе, триггер 3 уст анапл ипастс  в cocuMuii e Г (nei сбо  синхронизации). Сигналы на управл ющих входах 18 и 20 разнесены an времени.

В режиме записи на информационные поступает слово данных в виде параметра и идентификатора. Спуст  некоторое врем  на вход 18 устройства поступает сигнал синхронизации записи высокого уровн . Сигнал пыникого уровн  с выхода окемонта ИМИ 10. воздейству  на управл ющие входы мультиплексора 6 и блока 1 пам ти подключает к адресным входам . блока 1 пам ти дыходы счетчика 7 адреса з-чписм и ппр водит блок 1 пам ти в режим записи. С информационных входов 16 слово данных поступает на вход мультиплексора 2 и per исгра 3. Часть слова данных, соответствующа  разр дам идентификатора, поступает icT -же на вход дешифратора 5. При наличии на информационных входах 16 информационных слов (их идентификаторы ог- личны от идентификатора слова времени) на выходе дешифратора 5 будет присутствовать сигнал низкого уровн , блокирующий прохождение импульса синхронизации записи через элемент И 4. запись в регистр 3 не производите1 . Сигнал высокого уровн  по витс  на выходе дешифратора 5 лишь в случае наличи  на входах 16 БЗУ слова времени (оно имеет определенный идентификатор , который иб.-аружииаст дешифратор Б) Сипмл вч т кого ровнч с выхода дешифратора 5. поступа  на первый вход элемента И 4. разрешает прохождение импульса синхронизатора записи на вход синхронизации регистра 3, в регистр 3 информационных

входов 16 записываетс  слово времени.

При отсутствии сбо  синхронизации, а также при начальной установке, триггер 13 установлен в 1 и на его инверсном выходе присутствует сигнал низкого уровн , кото0 рый, поступа  на управл ющий вход мультиплексора 2. подключает к информационным входам блока 1 пам ти первые входы мультиплексора 2 (слово данных с входов 16). По заднему фронту импульса синхронизации

5 записи с входа 18 проход щего через элемент ИЛИ 10, содержимое счетчика 7 адреса записи увеличиваетс  на единицу и становитс  равным адресу записи следующего слова данных. Таким образом, осуществл 0 етс  запись слова параметра, поступающего по входам 16 в блок 1 пам ти по адресу, хран щемус  в счетчике 7 адреса записи. Слово времени кроме блока 1 пам ти записываетс  еще и в регистр 3 В любой момент

5 времени в регистре 3 хранитс  последнее слово времени.

С приходом на вход 19 устройства сигнала Mr анализируетс  код, поступающий на входы 17 со счетчика интервала устрой0 ства селекции. На выходе дешифратора 15 высокий уровень сигнала сформирован только дл  одного фиксированного кода счетчика интервалов. Если приход упом нутого кода совпал во времени с приходом

5 сигнала MI. то значит в канале синхронизации не обнаружено сбо . Высокий уровень с выхода дешифратора 15 открывает элемент И 14 дл  прохождени  сигнала Mr на вход синхронизации регистра 9. По перео днему фронту сигнала Mr в регистр 9 переписываетс  содержимое счетчика 7 адреса записи. Следовательно, с приходом Mr, при отсутствии сбо  в канале синхронизации, в регистр 9 запишетс  начальный адрес запи5 си следующей группы. Триггер 13 не изменит своего состо ни  (останетс  в 1 при отсутствии сбо ).

Р.сли с приходом сигнала Mr на входах 17 устройства нет упом нутого выше фикси0 рованного кода, то на выходе дешифратора 15 формируетс  сигнал низкого уровн . Поступа  на первый вход элемента И 14, он запрещает прохождение сигнала Mr на вход регистра 9. По переднему фронту сигнала

5 Mr триггер 13 по С-входу установитс  в состо ние О. Возникающий на инверсном выходе триггера перепад сигнала из О в 1 поступает на вход синхронизации запи си счетчика 7 адреса записи. В счетчик 7 из регистра 8 переписываетс  начальный адpec записи обойной группы. Запись последующей информации начинаетс  с этого адреса . Этот же перепад сигнала с инверсного выхода триггера 13 поступает на вход формировател  11 импульсов. На его пр мом выходе формируетс  импульс положительной пол рности, по длительности примерно равный импульсу, поступающему на вход 18 синхронизации записи. Высокий уровень сигнала с инверсного выхода триггера 13 поступает на управл ющий вход мультиплексора 2 и подключает к информационным входам блока 1 пам ти выходы регистра 3, где хранитс  последнее поступившее слово времени. С пр мого выхода формировател  11 импульсов сигнал, проход  через элемент ИЛИ 10, поступает на управл ющие входы мультиплексора 6 и блока 1 пам ти. Блок 1 пам ти переводитс  в режим записи и к его адресным входам подключаютс  выходы счетчика 7 адреса записи . В блок 1 пам ти по начальному адресу предыдущей сбойной группы осуществл етс  запись текущего времени с регистра 3. По заднему фронту импульса с формировател  11 импульсов содержимое счетчика 7 адреса записи увеличиваетс  на единицу и становитс  равным адресу записи следующего слова данных. Отрицательный импульс с инверсного выхода формировател  11 задерживаетс  элементом 12 задержки и, поступа  на S-вход триггера 13, устанавливает его в 1 (нет сбо  синхронизации). Врем  задержки на элементе 12 задержки должно лежать в пределах (1,1 1,2) от длительности импульса, вырабатываемого формирователем 11. Низкий уровень сигнала с инверсного выхода триггера 13, поступа  на управл ющей вход мультиплексора 2, подключает к информационным входам блока 1 пам ти входные шины 16 данных. БЗУ готово к записи новой группы данных.

В режиме чтени  на входе 1 б синхронизации записи сигнал имеет низкий уровень. Это приводит к формированию на выходе элемента ИЛИ 10 сигнала низкого уровн , который, воздейству  на управл ющие входы мультиплексора 2 и блока 1 пам ти, подключает к адресным входам блока 1 пам ти выходы счетчика 8 адреса чтени  и переводит блок 1 пам ти в режим чтени . На выходных шинах блока 1 пам ти по вл ютс  данные (параметр и идентификатор) из выбранной  чейки блока пам ти БЗУ. На вход 20 синхронизации чтени  поступает импульс положительной пол рности, по его заднему фронту содержимое счетчика 6 адреса чтени  увеличиваетс  на единицу и становитс  равным адресу чтени  следующего слова данных.

Таким образом, если о блок 1 пам ти записана информаци , содержаща с  в труп пе данных, где был обнаружен сбой синхронизации , то по адресам записи этой 5 сбойной группы аппаратно осуществл етс  запись текущего времени и запись следующей группы. То есть, производитс  аппаратна  отбраковка измерений сбойных групп с сохранением временной прив зки, Объем

Claims (1)

10 блока пам ти дл  предлагаемого БЗУ должен превышать обьем информации, содержащейс  в одной группе данных. Формула изобретени  Буферное запоминающее устройство,

5 содержащее блок пам ти, первый мультиплексор , первый и второй счетчики, первый регистр, триггер, первый дешифратор, элемент задержки, первый элемент И, информационные выходы блока пам ти  вл ютс 

0 одноименными выходами устройства, адресные входы блока пам ти соединены с выходами первого мультиплексора, выходы первого счетчика соединены с информационными входами группы первого мульти5 плексора и с информационными входами первого регистра, информационные входы первого счетчика соединены с выходами первого регистра, вход синхронизации второго счетчика  вл етс  входом синхрониза0 ции чтени  устройства, вход задани  режима первого счетчика соединен с инверсным выходом триггера, вход синхронизации первого регистра соединен с выходом первого элемента И, выход первого дешиф5 ратора соединен с первым входом первого элемента И и с информационным входом триггера, второй вход перзого элемента И соединен с входом синхронизации триггера и  вл етс  входом признака окончани  оче0 редной группы слов устройства, входы первого дешифратора  вл ютс  первым информационным входом устройства, выход элемента задержки соединен с входом установки триггера, отличающеес 

5 тем, что, с целью повышени  достоверности работы устройства, в него введены второй мультиплексор, второй регистр, второй дешифратор , второй элемент И, элемент ИЛИ, формирователь импульсов, выходы второго

0 мультиплексора соединены с информационными входами блока пам ти информационные выходы первой группы второго мультиплексора соединены с информационными входами второго регистра и входами

5 второго дешифратора и  вл ютс  вторым информационным входом устройства, информационные входы второй группы второго мультиплексора соединены с выходами второго регистра, вход синхронизации второго регистра соединен с выходом второго

элемента И, выход второго дешифратора со-триггера, пр мой выход формировател  имединен с первым входом второго элементапульсов соединен с вторым входом элеменИ , второй вход второго элемента И соеди-та ИЛИ, инверсный выход формировател 

нен с первым входом элемента ИЛИ и  вл -импульсов соединен с входом элемента заетс  входом синхронизации записи5 держки, выход элемента И ЛИ соединен с вхоустройства , управл ющий вход второгодом синхронизации первого счетчика,

мультиплексора соединен с входом форми-управл ющим входам первого мультиплексоровател  импульсов и с инверсным выходомра и входом задани  режима блока пам ти.