SU1571596A1 - Устройство дл сопр жени источника и приемника информации - Google Patents
Устройство дл сопр жени источника и приемника информации Download PDFInfo
- Publication number
- SU1571596A1 SU1571596A1 SU884354694A SU4354694A SU1571596A1 SU 1571596 A1 SU1571596 A1 SU 1571596A1 SU 884354694 A SU884354694 A SU 884354694A SU 4354694 A SU4354694 A SU 4354694A SU 1571596 A1 SU1571596 A1 SU 1571596A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- information
- counter
- receiver
- Prior art date
Links
Abstract
Изобретение относитс к вычислительной технике. Цель изобретени состоит в расширении функциональных возможностей за счет обеспечени обмена кадрами переменной длины. Это достигаетс тем, что устройство содержит блок пам ти, мультиплексор, два счетчика, триггер, регистр, блок сравнени , элемент ИЛИ, элемент задержки с соответствующими св з ми. 1 ил.
Description
Изобретение относитс к вычислительной технике и может быть использовано в устройствах обмена систем обработки данных с промежуточным хранением информации.
Цель изобретени - расширение функциональных возможностей устройства за счет обеспечени обмена кадрами переменной длины.
На чертеже представлена функциональна схема устройства.
Устройство содержит блок 1 пам ти, информационные вход 2 и выход 3, мультиплексор 4, счетчики 5 и 6, регистр 7, блок 3 сравнени , триггер 9, элемент ИЛИ 10, элемент 11 задержки, входы 12-1А управлени , вход 15 установки ,, выход 16 управлени .
Устройство работает следующим образом .
Перед началом работы сигналом по входу 15 установки счетчики 5 и 6, регистр 7 и триггер 9 устанавливаютс в нулевое состо ние.
При выполнении операции записи записываемые данные поступают на вход 2 в сопровождении сигнала на входе 12 управлени Сигнал на входе 12 управлени , воздейству на вход управлени мультиплексора 4 и вход разрешени записи/чтени блока 1 пам ти, обеспечивает запись данных, наход щихс на входе 2, в блок 1 пам ти по адресу, сформированному на счетчике 5 Задним фронтом сигнала на входе 12 модифицируетс содержимое счетчика 5 (добавл етс единица). Запись последующих информационных посыпок кадра выполн ет с устройством аналогично. По окончании текущего измерительного цикла на ,вход 14 поступает сигнал, который переписывает в регистр 7 содержимое счетчика 5 и, проход через элемент ИЛИ 10 и элемент 11 задержки, фиксирует в триггере 9 выходной сигнал блока 8 сравнени . На выходе триггера 9 по вл етс высокий уровень сигнала при неравенстве кодов на входах блока
(Л
с
ел
4
01
so
Oi
1
8 сравнени Высокий уровень сигнала на выходе триггера 9 поступает на выход 16 как сигнал требовани обслужи- ранил к приемнику информации
Получив сигнал требовани обслуживани , приемник информации направл ет запрос за данными по входу 13, который , поступа на вход разрешени Чтени блока 1 пам ти, подключает к информационным выходам 3 устройства данные первого информационного канала текущего кадра, считанные из блока 1 пам ти по адресу, сформированному на счетчике 6 Задним фронтом сигнала по входу 13 модифицируетс содержимое счетчика 6, т„е. к его содержимому добавл етс единица. Этим же фронтом сигнала, прошедшего элемент ИЛИ 10 и элемент 11 задержки, переписываетс в 2 триггер 9 результат сравнени на выходе блока 8 сравнени « Чтение последующих информационных посылок текуще- го кадра измерени из блока 1 пам ти производитс аналогично до тех пор, 2 пока на выходе триггера 9, т.е. на выходе 16 управлени , не по витс низкий уровень сигнала. Это будет сви- детельствовать о том, что все данные текущего кадра считаны из блока 1 па- м ти, при этом содержимое счетчика 6 равно содержимому регистра 7.
Следует отметить, что в процессе чтени блока данных устройство выполн ет запись в блок 1 пам ти данных следующего цикла измерени и дл нормальной работы устройства необходимо выполнение следующих условий: сигналы на входах 13 управлени должны быть разнесены во времени; частота поступлени сигналов по входу 13 должна быть выше частоты сигналов по входу 12 во избежание переполнени устройства; величина задержки на элементе 11 задержки должна быть не менее суммы времен распространени сигналов на регистре 7 и блоке 8 сравнени .
Claims (1)
- Формула изобретениУстройство дл сопр жени источника и приемника информации, содержащее блок пам ти, информационный вход и выход которого вл ютс соответствующее-00 550ми рходом и выходом устройства дл подключени к информационным выходу источника и входу приемника информации, первый счетчик, элемент ИЛИ, элемент задержки, триггер, вход сброса которого вл етс входом установки устрой- Ьтва и соединен с установочным входом .первого счетчика, счетный вход пер- вого счетчика вл етс входом устройства дл подключени к синхронизирующему выходу источника информации и входу разрешени записи блока пам ти , вход разрешени чтени которого вл етс входом устройства дл подключени к выходу синхронизации приемника информации и первому входу элемента ИЛИ, выход которого соединен с входом элемента задержки, отличающеес тем, что, с целью расширени функциональных возможностей за счет обеспечени обмена кадрами переменной длины, в него введены регистр, блок сравнени , второй счетчик, мультиплексор, причем первый и второй входы блока сравнени соединены соответственно с выходами регистра и второго счетчика, а - с информационным входом триггера, вход синхронизации которого подключен к выходу элемента задержки, выход первого счетчика соединен с информационным входом регистра, синхровход которого вл етс входом устройства дл подключени к выходу кадровой синхронизации источника инАормацин и соединен с вторым входом -элемента ИЛИ, выход триггера вл етс выходом устройства дл подключени к входу требовани обслуживани приемника информации, установочный вход регистра соединен с установочным входом устройства и входом сброса второго счетчика, счетный вход которого соединен с входом устройства дл подключени к выходу синхронизации приемника информации,первый и второй информационные входы, управл ющий вход и выход мультиплексора соединены соответственно с выходами первого и второго счетчиков, входом устройства дл подключени к син- хронризир.ующему выходу источника информации и адресному входу блока пам ти .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884354694A SU1571596A1 (ru) | 1988-01-04 | 1988-01-04 | Устройство дл сопр жени источника и приемника информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884354694A SU1571596A1 (ru) | 1988-01-04 | 1988-01-04 | Устройство дл сопр жени источника и приемника информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1571596A1 true SU1571596A1 (ru) | 1990-06-15 |
Family
ID=21346806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884354694A SU1571596A1 (ru) | 1988-01-04 | 1988-01-04 | Устройство дл сопр жени источника и приемника информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1571596A1 (ru) |
-
1988
- 1988-01-04 SU SU884354694A patent/SU1571596A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 1416988, кл„ G 06 F 13/00, 1986. Авторское свидетельство СССР № 1236491, кло G 06 F 43/00, 1984 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1462690A (en) | Computer comprising three data processors | |
KR910001514A (ko) | 마이크로 프로세서 리세트 회로 및 방법과 컴퓨터 시스템 | |
SU1571596A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
US5838895A (en) | Fault detection and automatic recovery apparatus or write-read pointers in First-In First-Out | |
KR100433079B1 (ko) | 입력 데이터 처리 회로 | |
SU1730630A2 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU1541624A1 (ru) | Устройство дл буферизации информации | |
SU1718224A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
RU1824639C (ru) | Устройство сопр жени источника и приемника информации | |
US4646091A (en) | Airborne set for a two-way distance-ranging system | |
SU1166125A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU630645A1 (ru) | Буферное запомнающее устройство | |
SU1383375A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU1658165A1 (ru) | Устройство дл сопр жени источника информации с процессором | |
SU1411727A2 (ru) | Устройство дл предварительной обработки информации | |
SU1520530A1 (ru) | Устройство дл сопр жени ЭВМ с каналом св зи | |
SU1396158A1 (ru) | Буферное запоминающее устройство | |
SU1278861A1 (ru) | Устройство дл сопр жени | |
SU1488815A1 (ru) | Устройство для сопряжения источника и приемника информации | |
SU1277124A1 (ru) | Устройство дл сопр жени электронно-вычислительной машины с абонентом | |
SU1559350A1 (ru) | Устройство дл буферизации информации | |
SU1387001A1 (ru) | Устройство дл определени частот обращени к программам | |
SU1617441A1 (ru) | Логический анализатор | |
SU1257704A1 (ru) | Буферное запоминающее устройство | |
SU1376091A1 (ru) | Устройство дл сопр жени абонентов с ЭВМ |