SU1257704A1 - Буферное запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при построении буферных запоминающих устройств в системах сбора и обработки измерительной информации . Цель изобретени  - повьппе- ние надежности и увеличение информационной емкости устройства. Буферное запоминающее устройство содержит блок 1 пам ти, коммутаторы 2 и 3, счетчик 4 адресов считывани , счетчик 5 адресов записи, блок 6 еравне- HHHj.регистр 7, элементы И 8 и 9, (О с 22

Description

дешифратор tO, элементы И II и 12, элемент Ш1И 13, элементы задержки 14 и 15, триггеры 16-18 и управл ющие входы 19-22. В режиме записи по импульсам на входе 9 осуществл етс  запись информационного слова в блок 1 пам ти по адресу, определ емому счетчиком 4, а также изменени  состо ни  счетчика 4. Блок 6 сравнивает содержимое счетчиков 4, и 5 и а зависимости от результата сравнени  вырабатываютс  управл ющие выходные сигналы (буфер полный, буфер пуст), С приходом на вход 22 сигнала синхронизирующего импульса (СИ) и при наличии заданного кода на входах 2 осуществл етс  запись в регистр 7 текущего состо ни  счетчика

Изобретение относитс  к вычислительной технике и может быть использовано при построении буферных запоминающих устройств (ВЗУ) в сие- темах сбора и обработки измерительной информации. .1

Цель изобретени  - повышение надежности и увеличение информационной емкости устройства.

На чертеже приведена структурна  схема предлагаемого устройства.

Буферное запоминающее устройство, содержит блок 1 пам ти, коммутаторы 2 и 3, счетчик 4 адреса чтени , счечик 5 адреса записи, блок 6 сравнени , регистр 7, элементы И 8 и 9, дешифратор 10, элементы И 11 и 12, элемент ИЛИ 13, элементы задержки 14 и 15, триггеры 16-18 и управл ющие входы t 9-22.

БЗУ используетс  дл  промежуточного хранени  измерительной информации и соответствующей ей идентификаторов (номеров каналов). Присвоение , идентификаторов измерительной информации в рассматриваемых системах осуществл етс  в устройствах селекции информационных каналов Алгоритм работы этих устройств основан на вычислении временного интервала , определ ющего положение синхронизирующего импульса внутри теле-

7., и последующа  информаци  будет записыватьс  в последующие  чейки пам ти. Если в момент прихода СИ на входах 2 отсутствует заданный код, то это свидетельствует о сбое, и последующа  информаци  будет записыватьс  с начального адреса сбойной группы данных, хран щегос  в регистре 7. В режиме чтени  по импульсам на входе 20 осуществл етс  считывание информации из блока 2 пам ти по адресу, определ емому счетчиком 4, а также изменение состо ни  счетчика 5. Блок 6 сравнивает содержимое счетчика 4 и регистра 7 и в зависимости от результата сравнени  вырабатываютс  управл ющие выходные сигналы (буфер полный, буфер пуст), I ил.

метрического цикла, и сравнении его с заданньм. При совпадении текущего и заданного интервалов выбранному синхронизирующему импульсу (Мг) и,

следовательно, и соответствующей ему измерительному информации присваиваетс  идентификатор. Канал передачи с,инхронизирующих импульсов подвержен действию помех, что приводит к пропаже или по влению лишних синхронизирующих импульсов. Сбой в канале синхронизации приводит к нарушению соответстви  между кодом счетчика интервалов и соответствунвдим ему временным положением синхронизирующего импульса внутри телеметрического цикла. Следствием Этого  вл етс  нарушение соответстви  между измерительной информацией и присваиваемой

ей идентификаторами. Это приводит к записи в БЗУ ошибочной информации.

Устройство работает следующим образом .

В начале работы сигналом начальной установки (цепь начальной установки на чертеже не показана) счетчики 4 и 5, регистр 7 устанавливаютс  в нулевое состо ние, триггер 16

устанавливаетс  в состо ние О (буферный неполный) , триггер 17 в состо ние 1 (буфер пуст), триггер 18 в состо ние 1 (нет сбо  синхрони

зации). Сигналы на входах 19 и 20 разнесены во времени.

В режиме записи на информационный вход блока 1 пам ти накопител  поступает телеметрическое слово в виде параметра и идентификатора (номера канала). Одновременно на вход 19 устройства поступает сигнал синхронизации записи Сх. зап. высокого уровн . Высокий уровень на входе 19, действу  на управл ющие входы ком- 2 и блока 1 . подключает к адресным входам накопител  выходы счетчика 5 и переводит его в режим записи. Задержанный на элементе 14 задержки сигнал .Сх. зап., действу  на управл ющие входы коммутатора 3, подк;иочает ко вторым входам блока 6 сравнени  выходы счетчика 5. В режиме записи на блок 6 сравнени  сравниваютс  содержимые счетчиков. 4 и 5 По концу записи сигнал на входа 19 устройства принимает низкий уровень. По заднему фронту Сх.зап. содержимое счетчика 5 увеличиваетс  до адреса записи следующего телеметрическо- го слова. Задний фронт сигнала Сх.зап., задержанный на элементе 14 задержки, поступает на С-вход триггера 6. Задержка заднего фронта сигнала Сх.зап. необходима дл  устранени  вли ни  переходных процессов возникающих в счетчике 5 при переключени х на результат сравнени . На информационньй р-вход триггера 16 поступает сигнал с выхода блока 6 сравнени , Если по концу записи содержимые счетчиков 4 и 5 ,. то это означает, что буфер заполнен. В этом флучае на выходе блока 6 сравнени  - высокий уровень и триггер 16поС-входу установитс  в состо ние (буфер полный). Если содержимые счетчиков 4 и 5 не равны, то иа выходе блока 6 сравнени  - низ кий уровень и триггер 16 по С-входу установитс  в состо ние О (буфер неполный).С приходом на вход 22 устройства сигнала Мг анализируетс  код, по- ступакиций на входы 21 устройства от счетчика интервалов. На выходе дешифратора 10 высокий уровень сигнала будет сформирован только дл  одного фиксированного кода счетчи- ка интервалов. Если приход упом нутого кода совпал во времени с приходом Мг, то значит в канале синхрониза0

0

5

5

ции не обнаружено сбо . Высокий уровень сигнала с выхода дешифратора 10 открьшает элемент И 9 дл  прохождени  сигнала Мг на входы элементов И 11 и 12 и вход записи регистра 7. По переднему фронту сигнала Мг в регистр 7 переписываетс  содержимое счетчика 5. Следовательно с приходом Мг при отсутствии сбо  в канале синхронизации в регистр 7 запишетс  начальный адрес записи следук}- щей группы. Если к приходу Мг буфер не заполнен, то высокий уройень сигнала инверсного выхода триггера 16 откроет элемент И I1 дл  прохождени  сигнала Мг через элемент ИЛИ 13 на вход С-триггера 17. В режиме записи, если буфер не заполнен (содержимые счетчиков 4 и 5 не равны ) , триггер 17 по С-входу установитс  в состо ние О (буфер не пуст). Если буфер заполнен, то высокий уровень сигиапа с пр мого выхода триггера 16 открывает элемент И 12 дл  прохождени  сигнала Мг на R-вход триггера I7. Триггер 17 установитс  в состо ние О (буфер не пуст). Если с приходом Мг на входах 21 устройства нет фиксированного кода, то на выходе дешифратора И 10 формируетс  сигнал низкого уровн . Пэ переднему фронту Мг триггер 18 по С-входу установитс  в состо ние О (сбой синхронизации). Высокий уровень сигнала с инверсного выхода триггера 18 откроет элемент И 8 дл  прохождени  сигнала Сх.зап. на вход записи счетчика 5. При записи следующего телеметрического слова по переднему фронту сигнала Сх.зап. в счетчик 5 из регистра 7 перепишетс  начальный адрес записи сбойной группы. Запись последующей информации начнетс  с этого адреса. Одновременно задержанный на элементе 15, сигнал Сх.зап. поступит на установочный вход триггера 18 и установит его в состо ние I (нет сбо  синхронизации).

В режиме чтени  на входе 19 устройства сигнал Сх.зап. имеет низкий уровень. Низкий уровень этого сигнала , воздейству  на управл ющие входы коммутатора 2 и блока пам ти 1, под- ключит к адресным входам накопител  выходы счетчика 4 и переведет накопитель в режим чтени . Одновременно низкий уровень этого сигнала через

элемент 4 задержки, воздейству  на управл ющие входь коммутатора 3, подключит ко вторым входам блока 6 сравнени  выходы регистра 7. По концу цикла чтени  на вход 20 устройства поступит сигнал синхронизации чтени  Сх. чт. По переднему фронту этого сигнала содержимое счетчика 4 увеличитс  до адреса чтени  следующего слова. Одновременно сигнал Сх.чт. через элемент ИЛИ 13 поступает на С-вход триггера 17. В режиме чтени  на блоке 6 сравнени  сравниваютс  содержикые счетчика 4 и регистра 7. Если в режиме чтени  их содержимые равны, то значит из блока 1 пам ти прочитана вс  достоверна  информаци . В этом случае на выходе блока 6 сравнени  сформируетс  высокий уровень. По С-входу по заднему фронту сигнала Сх. чт. триггер 17 в этом случае установитс  в состо ние 1 (буфер пуст). Если содержимое счетчика 4 и регистра 7 не равны , то на выходе блока 6 сравнени  сигнал имеет низкий уровень. По заднему фронту сигнала Сх. чт. по С-ВХОДУ Триггер 17 установитс  в состо ние О (буфер не пуст).

Таким образом, если в накопитель записана информаци , содержаща с  в телеметрической группе, где был обнаружен сбой синхронизации, то запись следующей группы будет произ водитьс  по адресам записи этой сбойной группы. Выдача состо ни  о наличии в буфере достоверной информации произойдет после записи в накопитель хот  бы одной группы, где не было обнаружено сбо  синхронизации. Объем накопител  дл  предлагаемого БЗУ должен превышать объем информации , содержащейс  - в одной телеметрической группе.

Claims (1)

1. Формула изобретени 

   Буферное запоминающее устройство содержащее блок пам ти, информационные входы и выходы которого  вл ютс  соответствующими вxoдa ш и выходами устройства, адресные входы блока пам ти подключены к выходам первого коммутатора, управл ющий вход которого Явл етс  первым управл ющи входом устройства и подключен к управл ющему входу блока пам ти и к

   первому управл ющему входу счетчиКа адресов записи, выходы которого подключены ко входам первой группы первого коммутатора, входы второй

   группы которого подключены к выходам счетчика адресов чтени  и ко входам первой группы блока сравнени , вход счетчика адресов чтени   вл етс  вторым управл ющим входом устройства , триггеры, элементы И и элемент ИЛИ, отличающеес  тем, что, с целью повышени  надежности и увеличени  информационной емкости . устройства, оно содержит регистр,

   второй коммутатор, элементы задержки и дешифратор, входы которого  вл ютс  управл ющими входами группы устройства , входы регистра подключены к выходам счетчика адресов записи и

   ко входам первой группы второго коммутатора , вход которого подключен к

   выходу первого элемента задержки

   t

   и к С-входу первого триггера, вход первого элемента задержки подключен

   к управл ющему входу блока пам ти и к первойу входу первого элемента И, выход которого подключен ко второму управл ющему входу счетчика адресов записи и ко входу второго элемента

   задержки, выход блока сравнени  подключен к D-входам первого и второго триггеров, первые выходы которых  вл ютс  управл ющими выходами устройства , R-вход первого триггера подключен ко входу счетчика адресов

   считывани  и к первому входу элемента ИЛИ, выход которого подключен к С-ВХОДУ второго триггера, второй вход первого элемента И подключен к

   выходу третьего триггера, D-вход

   которого подключен к выходу депгафра- тора и к первому входу второго элемента и, второй вход второго элемента И подключен к С-входу третьего

   триггера и  вл етс  третьим управл ющим входом устройства, R-вход третьего триггера подключен к выходу второго элемента задерЯски, выход второго элемента И подключен ко входу регистра и к первым входам третьего и четвертого элементов И, вторые входы которых подключены соответственно ко второму и первому выходам первого триггера, выходы третьего и четвертого элементов И подключены соответственно ко второму входу элементов ИЛИ и Н-входу второго триггера,выходы регистра подключены к входам

   712577048

   счетчика адресов записи и к входам выходы которого подключены к входам второй группы второго коммутатора, второй группы блока сравнени .