SU1495851A1 - Буферное запоминающее устройство - Google Patents

Буферное запоминающее устройство Download PDF

Info

Publication number
SU1495851A1
SU1495851A1 SU874342974A SU4342974A SU1495851A1 SU 1495851 A1 SU1495851 A1 SU 1495851A1 SU 874342974 A SU874342974 A SU 874342974A SU 4342974 A SU4342974 A SU 4342974A SU 1495851 A1 SU1495851 A1 SU 1495851A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
elements
counter
Prior art date
Application number
SU874342974A
Other languages
English (en)
Inventor
Виктор Георгиевич Зинин
Борис Сергеевич Маслеников
Виктор Иванович Юдин
Original Assignee
Предприятие П/Я А-3756
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3756 filed Critical Предприятие П/Я А-3756
Priority to SU874342974A priority Critical patent/SU1495851A1/ru
Application granted granted Critical
Publication of SU1495851A1 publication Critical patent/SU1495851A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при построении буферных запоминающих устройств в системах сбора и обработки измерительной информации. Цель изобретени  - расширение области применени  за счет отбраковки измерений сбойных групп. Устройство содержит накопитель 1, блок 2 элементов И-ИЛИ, счетчики адреса записи 3 и чтени  4, элемент И 5, триггер 6, элементы И 7, 8, элемент ИЛИ 9, элемент И 10 и блок 11 обнаружени  сбоев. 4 ил.

Description

IS
Гг
4 со ел
00
ел
JZ«
Фиг.1
Тс П
Изобретение относитс  к области нычислительиой техники и может быть использовано при построении буферных запоминающих устройств (БЗУ) в сие- темах сбора и обработки измерительно информации.
Цель изобретени  - расширение области применени  за счет текущей отбраковки измерений сбойных групп.
На фиг, 1 приведена структурна  схема буферного запоминающего устройства; на фиг. 2 - структурна  схема первого варианта блока определени  сбоев и временна  диаграмма его работы; на фиг, 3 - структурна  схема второго варианта блока определени  сбоев и временные диаграммы его работы; на фиг, 4 - схема счетчика адреса записи,
Устройство содержит накопитель 1, блок 2 элементов И-ИПИ, счетчик 3 адреса записи, счетчик 4 адреса чтени , элемент ИЗ, триггер .6, элементы И 7 и 8, элемент ИЛИ 9, элемент И 10, блок 11 обнаружени  сбоев, вход 12 записи, вход 13 чтени , первый 14 синхровход устройства, второй 15 синхровход устройства, информационные входы 16 и выходы 17, формиро- ватель 18, элемент ИЛИ 19, триггер 20, элемент 21 задержки, формирователь 22, элемент И 23, триггер 24, реверсивный счетчик 25 и формирователи 26 и 27,
Устройство работает следук цим образом .
Работа блока обнаружени  сбоев основана на периодичности поступлени  импульсов Те. При пропадании внутри группы измерений хот  бы одного импульса TC на выходе узла обнаружени  сбоев по вл етс  высокий потенциал, сбрасываемый очередным сигналом Тр, Таким об разом-, при возникновении сбо  на выходе блока обнаружени  сбоев до конца данной группы измерений устанавливаетс  сигнал Сбой высокого уровн , свидетельствующий о том, что все Последующие измерени   вл ютс  сбойными.
Работа устройства в режиме записи Перед началом работы счетчики 3 и 4 и трип ер 6 устанавливаютс  в вое состо ние (цепь начальной уста- новки не показана). На входы элемента И 7 поступает часть входного-слова , содержащее разр ды идентификатора . На выходе элемента И 7 формируетс  сигнал высокого уровн , если код идентификатора входного слова соответствует временной информации, и никого уровн , если код идентификатора соответствует измерительной информации . Выход элемента И 7 воздействует на информационный вход D-триггера 6, на первый вход элемента И 5 и на первый вход элемента И 10,
При отсутствии сбо  элемент И 8 открыт, а элемент И 10 закрыт дл  прохождени  сигналов с входа 12 записи устройства,
В режиме записи информации на входе 12 записи устанавливаетс  сигнал высокого уровн . Проход  через открытый при отсутствии сбо  элемент И 8 и элемент ИЛИ 9 он воздействует на третий вход .элементов И-ШШ 2, подключа  к адресным входам накопител  1 выходы счетчика 3 адреса записи . Высокий сигнал на выходе элемента ИЛИ 9, воздейству  на управл ющий вход накопител  1, переводит его в режим записи. По окончании записи сигнал на входе 12 принимает низкий уровень. Возникающий перепад сигнала на выходе элемента И 8, воздейству  на вход счетчика 3, увеличивает его содержимое до значени  адреса следующей  чейки накопител . Одновременно этот перепад сигнала, воздейству  на вход синхронизатора триггера 6, устанавливает его в единичное состо ние , если на входе временна  информаци , и в нулевое состо ние, если на входе -измерительна  информаци .
После записи информации в накопитель 1 на триггере 6 запоминаетс  . вид записанной информации. Если при записи следукйцего слова его идентификатор принадлежит временной информации, то на выходе- элемента И 5 формируетс  сигнал высокого уровн . Возникший перепад сигнала на выходе элемента И 5, воздейству  на первый вход счетчика 3, уменьшает его содержимое до адреса записи предыдущего значени  времени.
После записи слова времени в на- конитель 1 по заднему фронту сигнала на элементе И 8 содержимое счетчика 3 снова увеличиваетс  до адреса следующей  чейки записи. Если входное слово содержит идентификатор измерительной информации, сигнал на -выходе элемента И 5 не формируетс  и со- .
держимое счетчика 3 перед записью информации в накопитель 1 не модифицируетс .
Таким образом, если входной поток информации содержит участок, в котором между двум  измерени ми содержатс  несколько значений времени, то все эти значени  записываютс  и хран тс  по одному адресу. С приходом измерительной информации по адресу, куда записываетс  временна  информаци , запоминаетс  последнее значение времени.
При по влении сбо  на выходе блока обнаружени  сбо  по вл етс  сигнал высокого уровн , закрывающий элемент И 8, дл  прохождени  сигналов с входа 12 и воздействующий на второй вход элемента И 10. Если код идентификатора входного слова соответствует временной информации, на выходе элемента И 7 формируетс  сигнал высокого уровн , воздействующий на первый вход элемента И 10. Сигнал на вход 12 записи, проход  через элементы И 10 и ИЛИ 9, воздействует на вход управлени  блока 2 элементов И-ИЛИ, подключа  к адресным входам накопител  1 выходы счетчика 3 адреса записи. Высокий уровень сигнала с выхода элемента ИЛИ 9, воздейству  на вход режима накопител  1, переводит его в режим записи. После записи временной информации в накопитель 1 содержимое счетчика 3 не модифицируетс . Следующее значение времени записываетс  в ту же  чейку накопител  1.
Если код идентификатора входного слова соответствует измерительной информации, а перед этим в данной группе фиксируетс  сбой, то сигнал на входе 12 не проходит ни через элемент И 8, закрытый при сбое, ни через схему И 10, закрытую при идентификаторе измерительной информации.
Таким образом, при возникновении внутри группы измерений сбо  в накопителе записьшаютс  измери - тельна  информаци , прошедша  до сбо ,и текущее значение времени.
В режиме чтени  информации сигнал низкого уровн  йа входе 12 воздействует на первый вход элемента И 8 и третий вход элемента И 10, что приводит к формированию сигнала низкого уровн  на выходе элемента ИЛИ 9, который, воздейству  на третий вход
5851
элементов И-Ш1И 2, подключает к адресным входам накопител  1 выход счетчика 4 адреса чтени . Одновременно низкий уровень сигнала на выходе элемента ШЖ 9, воздейству  на управл ющий вход накопител  1, переводит его в режим чтени . По концу чтени  информации из накопител  1 по сигна 0 лу на входе 13 чтени  содержимое счетчика 4 адреса чтени  увеличиваетс  до адреса чтени  следующей  чейки накопител  1.
На первый и второй входы узла оп15 ределени  сбоев поступают соответственно сигналы с первого (шина 14) и второго (шина 15) управл юпщх входов устройства. На выходе узла определени  сбоев формируетс  сигнал
высокого уровн .
Работа первого варианта (фиг. 2) основана на периодичности поступле
ни  импульсов TC с частотой f. Сигнал Т (шина 15) перекрывает по длительности сигнал Т. (шина 14), Формирователь 18 формирует по каждому заднему фронту импульсов Тс временной интервал длительностью, перекрывающей период следовани  импульсов Т. . Б начале группы измерений триггер 20 устанавливаетс  в нулевое состо ние сигналом Тг , при этом на его выходе присутствует сигнал низкого уровн . При равномерном поступлении с фиксированной частотой f импульсов 1 на выходе формировател  18 будет посто нно держатьс  высокий уровень и сигнал Сбой на выходе триггера 20 формироватьс  не будет. При пропадании хот  бы одного импульса TC на выходе формировател  18 на некоторое врем  установитс  низкий уровень, что вызовет, формирование сигнала Сбой на выходе триггера 18. Сигнал Сбой будет иметь высокий уровень до конца текущей группы измерений, т.е, до прихода следующего импульса Тр, Наличие в элементе ИЛИ 19 обусловлено Необходнмостью предварительной установки триггера 20 перед началом приема информации .
Эта схема не учитывает возможности возникновени  лишних импульсов
TC, она анализирует лишь их пропадание . При этом,если информаци  поступает на вход БЗУ с какого-либо устройства магнитной регистрации, накопител  на магнитной ленте, диске , то возникновение лишних импульсов Те. гораздо менее веро тно, чем попадание действительных. Поэтому блок обнаружени  сбоев в этом слу- чае целесообразно строить по предложенному варианту.
Если же информаци  поступает на вход БЗУ из канала св зи, то пропажа действительных и возникновение лишни импульсов If, примерно равноверо тны . В этом случае блок обнаружени  сбоев целесообразно строить по второму варианту. В начале группы .измерний триггер 24 устанавливаетс  в ну- левое состо ние сигналом Т. Т задерживаетс  элементом 21 задержки и, воздейству  на вход формировател  22,. приводит к по влению на его выходе импульса, поступающего на вто рой вход элемента И 23. На первый его вход поступает импульс Ц, . На выходе элемента И 23 сигнал высокого уровн  по вл етс  как при по влении липнего импульса Т (фиг. Зб), та и при пропадании импульсов (фиг. Зв). Этот сигнал, воздейству  на вход триггера 24, вызывает фор- 1мирование сигнала Сбой. Если же I импульсы TC следуют равномерно с ча- |стотой f, то сигнал на выходе триг- jrepa 24 не формируетс . Сигнал Сбой сохран ет высокий уровень до прихо- |да следующего импульса Tf, т.е. до конца текущей группы измерений.
В качестве двоичного реверсивного счетчика 25 может быть применен счетчик  а микросхемах К 155ИЕ7. Формирователи 26 и 27 импульсов ор.- ганизованы на базе микросхем К155АГЗ (или К155АГ1), позвол ющих формировать импульс по разным перепадам сигнала.

Claims (1)

  1. Формула изобретен и  
    Буферное запоминающее устройство содержащее накопитель блок элементов И-ИЛИ, счетчик адреса записи,
    счетчик адреса чтени , триггер, первый и второй элементы И, причем выходы накопител   вл ютс  соответственно информационными входами и выходами устройства, выходы блока элементов подключены к адрес- ным входам накопител , выходы счетчика записи и счетчика чтени  подключены соответственно к первой и второй группам входов блока элементов И-ИЛИ, вход синхронизации счетчика адреса чтени   вл етс  входом чтени  устройства, входы первого элемента И подключены к информаци- ОН1СЫМ входам накопител , первый вход второго элемента И и информационный вход триггера подключены к выходу первого элемента И, выход триггера подключен к второму входу второго элемента И, выход второго элемента И подключен к входу вычитани  счетчика адреса записи, отличающеес  тем, что, с целью повьшени  достоверности работы устройства , в него введены элемент ИЛИ, третий и четвертый элементы И, блок обнаружени  сбоев, первый и второй входы которого  вл ютс  соответственно первым и вторым синхровходами устройства, выход блока обнаружени  сбоев подключен к первым входам третьего и четвертого элементов И, вход записи устройства подключен к вторым входам третьего и четвертого элементов И, выход третьего элемента И подключен к входу синхронизации триггера, к входу суммировани  счетчика адреса записи, к третьему входу второго элемента И и к первому входу элемента ИЛИ, третий вход четвертого элемента И подключен к выходу первого элемента И, выход четвертого элемента И подключен к второму входу элемента ИЛИ, к выходу элемента ИЛИ подключены вход режима накопител  и управл ющий вход блока элементов
    и-шш.
    Элемент 20
    а ге
    i ,
    SffHfteff
    3 fMfftff9
    З енвнт t3
    ru
    П....Л-.
    фие.г
SU874342974A 1987-12-14 1987-12-14 Буферное запоминающее устройство SU1495851A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874342974A SU1495851A1 (ru) 1987-12-14 1987-12-14 Буферное запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874342974A SU1495851A1 (ru) 1987-12-14 1987-12-14 Буферное запоминающее устройство

Publications (1)

Publication Number Publication Date
SU1495851A1 true SU1495851A1 (ru) 1989-07-23

Family

ID=21342090

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874342974A SU1495851A1 (ru) 1987-12-14 1987-12-14 Буферное запоминающее устройство

Country Status (1)

Country Link
SU (1) SU1495851A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1257704, кл. G 11 С 19/00, 1986. Авторское свидетельство СССР № 1163359, кл. G 11 С 19/00, 1985. *

Similar Documents

Publication Publication Date Title
SU1495851A1 (ru) Буферное запоминающее устройство
SU1647634A2 (ru) Устройство дл цифровой магнитной записи
SU1257704A1 (ru) Буферное запоминающее устройство
SU1177792A1 (ru) Устройство дл измерени временных интервалов
SU1513520A1 (ru) Стековое запоминающее устройство
SU1478210A1 (ru) Устройство дл сортировки информации
SU1437923A1 (ru) Буферное запоминающее устройство
SU1157566A1 (ru) Устройство магнитной записи сигналов цифровой информации
SU1283769A1 (ru) Устройство дл контрол логических блоков
SU858104A1 (ru) Логическое запоминающее устройтво
SU1328788A2 (ru) Многоканальный измеритель временных интервалов
SU1241247A1 (ru) Устройство дл ввода информации
SU1278861A1 (ru) Устройство дл сопр жени
SU1056174A1 (ru) Устройство дл вывода информации
SU1022224A1 (ru) Динамическое запоминающее устройство с самоконтролем
SU1265778A1 (ru) Многоканальное устройство тестового контрол логических узлов
SU1381522A1 (ru) Устройство дл ввода информации
SU1494010A1 (ru) Устройство буферной пам ти
SU1488854A1 (ru) Устройство для считывания информации с перфоносителя
SU1298876A1 (ru) Устройство задержки
SU583478A1 (ru) Буферное запоминающее устройство
SU1425695A1 (ru) Устройство дл сопр жени источника и приемника информации
SU1183976A1 (ru) Устройство для сопряжения электронно-вычислительной машины с индикатором и группой внешних устройств
RU1805475C (ru) Устройство буферной пам ти
SU1163359A1 (ru) Буферное запоминающее устройство