SU1425695A1 - Устройство дл сопр жени источника и приемника информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в системах обмена данными в качестве устройства сопр жени  различных по скоростным характеристикам источников и приемников инфор1 (Чации. Устройство обеспечивает прием цифровой информации от источника , хранение ее в блоке и передачу в приемник информации, исключа  возможность искажени  информации при одновременном воздействии на блок пам ти режимов записи и счыты- вани . Цель изобретени  - сокращение аппаратурных затрат. Цель достигаетс  тем, что в устройЬтво, содержащее формирователь 1 импульсов, счетчик 6, дешифратор 11, элемент НЕ 12, элементы И 13 и 14,.блок 15 пам ти, регистр 16 адреса, коммутатор 17,- выходной регистр 18, введены четыре элемента И-НЕ 7-10, два накопительных конденсатора 2 и 3 и два диода 4 и 5 разв зки. 2 шт. Ш (Л

Description

К

Изобретение относитс  к выч :сли- тельной технике и может быть использовано в системах обмена данными в качестве устройства сопр жени  различных по скорост м характерис- тикам источников и прием1даков информации .

Целью изобретени   вл етс  сок-ращение аппаратурных затрат устройства .

На фиг.1 изображена функционалв- на  схема предлагаемого устройства; на фиг,2 временна  диаграмма формировани  синхроимпульсов дл  записи информации в блок пам ти и в выходной регистр.

Устройство содержит (фиг.1) формирователь 1 импульсов, накопительные конденсаторы 2 и 3s диоды 4 и 5 разв зки,счетчик 6, элементы И- НЕ. 7 - 10, дешифратор 11, элемент НЕ 12, элементы-И 13 и 14, блок 15 пам ти, регистр 16 адреса, коммутатор 17, выходной регистр 18, выходы 19 и 20 синхронизации соответственно приемника и источника информации информационный выход 21 источника информации, адресные выходы 22 и 23 соответственно источника и приемник информации, информационный вход 24

приемника информации. I

Устройство работает следующим

образом.

При включении питани  устанавливаютс  в исходное состо ние блок 15 пам ти, построенный на основе регистров, и счетчик 6, На выходе формировател  1   на выходе 20 от источника информации присутствуют сигналы низкого уровн , в результате чего конденсаторы 2 к 3 разр жены через диоды 4 и 5 Информаци , принимаема  в виде параллельного кода с выхода 21 источни:ка5, записываетс  в  чейку блока 15 пам ти , определ емую адресным кодом за,- писи, который принимаетс  с.выхода 22. Запись осуществл етс  по заднему фронту импульса, который вьфаба- тываетс  на выходе элемента И-НЕ 10 В момент поступлени  синхроимпульса с быхода 20 источника информации начинаетс  зар д конденсатора 3 входным вытекаю цим током логического нул  элемента И-НЕ 8, в результате чего на его выходе остаетс  сигнал высокого уровн  (фиг о 2).. При отсутствии сигнала на выходе формирова

,, - а

10

15

20

25

256952

тел  1 И-НЕ 9 вырабатывает сигнал высокого уровн , а на выходе элемента И-НЕ 10 вырабатываетс  импульс низкого уровн , который заканчиваетс  в том момент, когда ток зар да конденсатора 3 уменьшитс  до порогового значени  и на выходе элемента И-НК 8 по витс  сигнал низкого уровн . После окончани  синхроимпульса с выхода 20 источника информаьщи конденсатор 3 разр жаетс  через диод 5.

В рассматриваемом приамере считывание инфopмa ии приемником осуществл етс  шестнадцатира зр дным последовательным кодом по восьмиразр дному последовательному адресному коду, принимаемому с выхода 23 приемника информации, с выхода 19 которого поступают пачки из двадцати четырех синхроимпульсов. Адресный код считьшани  записываетс  в регистр 16 по синхроимпульсам, поступающим на вход сдв ига регистра 16 через элемент И 14, которьш открываетс  сигналом с выхода дешифратора 11 на врем  прохождени  первых восьми синхроимпульсов. С выхода регистра 16 прин тый код поступает на адресный вход ко1-Ф1утатора 17, который подключает к информационному входу выходного регистра 18 выход соответствующей  чейки блока 15 пам ти. По переднему фронту .сигнала , поступающего на восьмом такте счетчика 6 с выхода дешифратора 11 , формирователь 1 импульсов выра- батывает сигнал разрешени  параллельной записи информации в выходной регистр ТВ. Во врем  действи  этого сигнала на выходе элемента И-НЕ 9 вырабатываетс  импульс (аналогично импульсу, вьграбатываемому на выходе элемента И-НЕ 10). По заднему фронту этого импульса, поступающего на регистр 18 через элемент НЕ 12, осущестап етс  параллельна  запись информации и на выходе регистра 18 устанавливаетс  информаци  шестнадцатого разр да. Последовательна  вьщача информации из выходного регистра 18 оотцествл етс  по заднему фронту синхроимпульсов, поступающих на вход сдвига через элемент И 13, который открываетс  сигналом с выхода дешифратора 11 на врем  прохождени  последних шестнадцати импульсов пачки. На входе

30

35

40

45

50

55

1

выбора режима в это врем  присутствует сигнал низкого фовн , соответствующий режиму сдвига. После окончани  двадцать четвертого импульса пачки счетчик 6 устанавливаетс  в исходное состо ние.

Если сигнал записи с выхода 20 источника информации приходит во врем  действи  сигнала считывани , вырабатываемого формирователем 1 импульсов, то на врем  действи  имЛульса низкого уровн  с выхода элемента И-НЕ 9 на выходах элементов И-НЕ 8 и 10 остаютс  сигналы высокого уровн . Конденсатор 3 в это врем  остаетс  разр женным, так как на соединенном с ним входе элемента И-НЕ 8 присутствует низкий потенциал} благодар  тому, что напр жение источника питани  падает на резисторе в цепи базы многоэмит- терного транзистора элемента И-НЕ 8 за счет тока логического нул , вытекающего с входа элемента И-НЕ 8, подключенного к выходу элемента И-НЕ 9. Во врем  зар да конденсатора 3, который начинаетс  после окончани , импульса на выходе элемента И-НЕ 9, на выходе элемента И-НЕ 8 Остаетс  сигнал высокого уровн , а на выходе элемента И-НЕ 1 вьфабатываетс  импульс низкого уровн , оканчивающийс  в момент по влени  на выходе элемента И-НЕ 8 сигнала низкого уровн , когда ток зар да конденсатора 3 уменьшитс  до порогового значени .

На фиг.2 приведен также случай, когда сигнал считывани  вьфабатываетс  во врем  действи  сигнала записи. В этом случае -синхроимпульс считывани  информации вьфабатьшает- с  после окончани  синхроимпульса записи. Таким образом, исключаетс  возможность искажени  информации при одновременном воздействии на одну и ту же  чейку блока 15 пам ти режимов записи и считывани .

Claims (1)

1. Формула изобретени

   Устройство дл  сопр жени  источника и приемника информации, содержащее формирователь импульсов, счетчик , дешифратор, два элемента И, элемент НЕ, регистр адреса, выходно регистр, коммутатор, блок пам ти.

   5695

   информационный и адресный входы которого  вл ютс  соответственно входами устройства дл  подключени  к- информационному и адресному выходам источника информации, а группа информационных выходов подключена к группе информационных входов коммутатора , соединенного адресным вхоQ дом с выходом регистра адреса, а выходом - с информационным входом выходного регистра, выход которого  вл етс  выходом устройства дл  подключени  к информационному.входу с приемника информации, вход выбора режима вьпсодного регистра подключен к выходу формировател  импульсов, а первый вход синхронизации - к выходу первого элемента И, соединенно0

   0

   0

   го первым входом с первым входом

   второго элемента И, входом счетчика и  вл ющегос  входом устройства дл  подключени  к выходу синхронизации приемника информации,выход

   5 счетчика подключен к входу дешифратора , соединенного первым, вторым и третьим выходами соответственно с входом формировател  импульсов, с вторым входом первого эл емента И и вторым входом второго элемента И, выход которого подключен к входу синхронизации регистра адреса, ин- формационньй вход которого  вл етс  входом устройства дл  соединени  с адресным выходом приемника инфор5 нации, отличакгщеес  тем, что, с целью сокращени  аппаратурных затрат устройства, в него введены четыре элемента И-НЕ, два накопительных конденсатора и два диода разв зки, причем выходы первого и второго элементов И-НЕ подключены соответственно к первым входам третьего и четвертого элементов И-НЕ, выходы которых соединены соответ- ственно с входом элемента НЕ и входом синхронизации записи блока пам ти , первые входы первого и второго элементов И-НЕ соединены соответственно с анодами первого и второго

   0 диодов разв зки и через первый и второй накопительные конденсаторы с шиной нулевого потенциала устройства , выход формировател  импульсов соединен с катодом первого дио5 да разв зки и вторыми входами первого и третьего элементов И-НЕ, третьи входы которьк подключены к выходу четвертого элемента И-НЕ,

   выход элемента НЕ подключен к второму входу синхронизации выходного регистра, выход третьего элемента И-НЕ соединен с вторыми входами второго и четвертого элементов И-НЕ,

   третьи входы которых соединены с катодом второго диода разв зки и  вл ютс  входом устройства дл  подключени  к выходу синхронизации записи источника информации.

   Ч

   Фи&.2